Circuitos CMOS (Complementary Metal-Oxide Semiconductor)

A continuación vamos a realizar un estudio del comportamiento de las puertas lógicas CMOS. Para ello
precisaremos de realizar un análisis de las características del circuito tanto en DC como en AC, lo que nos
permitirá ver la respuesta estática y dinámica respectivamente.
Para tal estudio realizamos el montaje que se observa en la siguiente figura:
• Características de transferencia estáticas
Para estudiar las características estáticas realizamos la simulación en DC del circuito anteriormente citado.
Realizamos el siguiente análisis:
1
Gracias a este análisis obtenemos la siguiente función de transferencia:
Donde tenemos la tensión de entrada en el eje OX y la tensión de salida en el eje OY
Ahora analizamos la corriente que pasa por el transistor Q1 y obtenemos la siguiente respuesta:
2
Donde tenemos la corriente del transistor Q1 en función de la tensión de entrada
Tensiones de entrada y salida de niveles alto y bajo
La determinación de los niveles alto y bajo, tanto de la tensión de entrada como la de salida, lo podemos
obtener analizando la función de transferencia obtenida. Dichos niveles los podemos obtener analizando la
gráfica y viendo el punto en el cuál la misma obtiene pendiente −1. De esta forma obtendríamos los puntos
que nos definen los niveles alto y bajo de las tensiones.
Gráficamente podemos observar esta característica como muestra la figura siguiente:
3
De aquí obtenemos los siguientes valores:
• Tensión de entrada de nivel bajo (VIL): 2.3V
• Tensión de entrada de nivel alto (VIH): 2.6V
• Tensión de salida de nivel bajo (VOL): 1.0V
• Tensión de salida de nivel alto (VOH): 4.0V
Márgenes de ruido
Los márgenes de ruido de una puerta lógica nos indican el margen que tendríamos para que, aún siendo
alterada la señal de entrada, la señal de salida se mantuviese estable. Podríamos definir 2 conceptos: margen
de ruido de nivel alto y margen de ruido de nivel bajo.
El margen de ruido de nivel alto (NMH) es la amplitud del mayor ruido negativo, supuesto a un 1 lógico, que
no causaría error en la salida. De forma similar, el margen de ruido de nivel bajo (NML), define el mayor pico
de ruido positivo que se podría añadir a un 0 lógico de entrada sin causar error en la salida.
Los márgenes de ruido quedan definidos por las siguientes expresiones:
• NML = VIL − VOL ; NML = 2.3 − 1.0 = 1.3V
• NMH = VOH − VIH ; NMH = 4.0 − 2.6 = 1.4V
Potencia disipada con niveles alto y bajo
Para determinar la potencia disipada nos es necesario ver el comportamiento de la corriente que circula por la
misma. En nuestro caso, al estar el circuito en vacío, mediremos la corriente que entra por el transistor Q1.
Realizamos el siguiente montaje:
4
Obtenemos la siguiente función correspondiente a la corriente I:
Si comparamos esta respuesta con la función de transferencia anteriormente obtenida podemos observar
como, cuando la entrada está, tanto en nivel alto (de 0 a 1V), como cuando está en nivel bajo (de 4 a 5V), no
hay consumo de potencia, puesto que la corriente toma por valor aproximadamente 0A.
5
• Características de transferencia dinámicas
Para estudiar las características dinámicas realizamos la simulación en AC del circuito mediante el siguiente
análisis:
6
Obtenemos la siguiente función de transferencia comparando la tensión de entrada y la de salida:
7
Tiempos de subida y de bajada
Una de las limitaciones más importantes de una puerta lógica es el retraso que sufre la respuesta en relación a
las transiciones de niveles lógicos. Si colocamos una señal de prueba rectangular, podemos observar como,
debido a capacidades parásitas, las transiciones de salida entre niveles lógicos son graduales en lugar de
instantáneas.
Definimos 2 tipos de retrasos como son el tiempo de bajada (tf) y el tiempo de subida (tr).
El tiempo de bajada es el tiempo que tarda la señal en pasar del 90% al 10% de su valor. El tiempo de subida
es el tiempo que emplea la señal en pasar del 10% al 90% de su valor.
Gráficamente podemos determinar estos valores si nos remitimos a la gráfica obtenida de la función de salida.
Analizando dicha gráfica podemos observar que estos valores son, aproximadamente:
• tf = 0.16 ns
• tr = 0.16 ns
En la siguiente gráfica observamos dichos valores:
8
Tiempos de propagación
Cuando introducimos una señal pulsatoria en el circuito propuesto, vemos como la señal de salida, su tiempo
de subida y de bajada, se encuentra retrasado respecto a la señal de entrada previamente introducida. Como
consecuencia tenemos los valores estudiados en el apartado anterior, como son el tiempo de subida y el
tiempo de bajada que emplea la señal en alcanzar los valores lógicos y estabilizarse. Así mismo, también
podemos definir otro concepto como es el tiempo de propagación.
Para ello debemos definir otros 2 conceptos: el tiempo de propagación de nivel alto a nivel bajo (tPHL) y el
tiempo de propagación de nivel bajo a nivel alto (tPLH).
El tiempo de propagación de nivel alto a nivel bajo está definido como el tiempo medido entro los puntos
medios de las transiciones de entrada y salida cuando la salida cambia su valor de alto al bajo. Análogamente
el tiempo de propagación de nivel bajo a nivel alto es el tiempo entre los puntos medios de las transiciones de
entrada y salida cuando la señal de salida cambia su valor de bajo a alto.
Los valores obtenidos en nuestro ensayo son:
tPHL = 0.7 ns
tPLH = 0.7 ns
Una vez tenemos estos 2 valores definidos el tiempo de propagación (tp) se define como la media aritmética
de los 2 valores. De esta forma tenemos que:
tP = (tPHL + tPLH) / 2
En nuestro caso tendríamos que tP tiene un valor de 0.7 ns.
Potencias disipadas en las transiciones de nivel
9
A partir de aquí podemos obtener el valor de la potencia en cada instante multiplicando el valor de la corriente
y la tensión en dicho instante.
• Puertas lógicas CMOS
A continuación vamos a analizar 2 tipos de puertas lógicas fabricadas con transistores CMOS, las puertas
NAND y NOR de 2 entradas.
Veremos el tipo de montaje que precisan y encontraremos los valores de trabajo que demuestran su
funcionamiento según la tabla de verdad respectiva.
Puerta NAND de 2 entradas
Para conseguir una puerta lógica de tipo NAND, precisamos realizar el montaje que vemos en la figura
siguiente:
10
Para realizar la comprobación de el correcto funcionamiento de nuestra puerta lógica y su correspondencia
con la tabla de verdad, realizamos la siguiente simulación del tipo time domain (transitoria).
Realizaremos una comparación de las señales de entrada y salida para comprobar si, efectivamente, se
cumplen las propiedades que indica la tabla de verdad.
Mediante dicho análisis obtenemos una función de salida como la que se muestra en la siguiente figura:
11
El resultado obtenido no nos permite comprobar si se cumplen los resultados esperados, por lo que
procedemos a ajustar los parámetros de simulación.
El esquema de montaje con los nuevos parámetros introducidos en las fuentes quedaría de la siguiente
manera:
12
Los parámetros de simulación los vemos en el siguiente dibujo:
Obtenemos las tensiones V2 y V3.
13
V2
14
V3
Comparando estos valores con la tensión de salida obtenemos la siguiente gráfica, donde la tensión de salida
está marcada en azul:
15
Podemos observar perfectamente las propiedades de la tabla de verdad que posee este tipo de puerta lógica:
V2
0
0
1
1
V3
0
1
0
1
Vout
1
1
1
0
• Puerta NOR de 2 entradas
La puerta NOR precisa del montaje que se observa en la siguiente figura:
16
Realizando la simulación transitoria obtendríamos la siguiente función de salida:
17
Como en el caso anterior cambios los periodos de la fuente y de la simulación para evitar los transitorios y
obtenemos la función que se muestra a continuación:
18
Al igual que en el caso anterior con la puerta NAND, tenemos la tensión V2 en verde, la V3 en rojo y la
tensión de salida mostrada en azul. Vemos que, si comparamos el resultado obtenido con la tabla de verdad
propia de esta puerta lógica, el resultado coincide:
V2
0
0
1
1
V3
0
1
0
1
Vout
1
0
0
0
19