ESCUELA POLITÉCNICA NACIONAL DISEÑO Y CONSTRUCCIÓN DEL MEDIDOR DIGITAL DEL FACTOR DE POTENCIA UTILIZANDO MICROPROCESAD.OR TESIS PREVIA A LA OBTENCIÓN DEL TITULO DE IN.GENIERO EN ELECTRÓNICA Y TELECOMUNICACIONES- QUITO - ABRIL - 1 .983 "VI*** C E R T I F I C A C I Ó N : Certifico que el presente trabajo ha sido realiza- do bajo mi dirección por el Sr .^Ay^reitHLo Andrade . G. A mi esposa e hijos. Í N D I C E Pac .,.,..,.,,,„ CAPITULO I.- 1 MÉTODO EMPLEADO EN LA MEDICIÓN DEL FACTOR DE.POTENCIA 1 ..1. Definición del Factor de Potencia 1 .2 3 Instrumentos para la-medición del Factor de Poten- cia 1 .3 ........ 5 '. Procedimiento utilizado' para la obtención del- Factor Potencia.. , 5 CAPITULO II.- DISEÑO DEL MEDIDOR DIGITAL .DEL FACTOR DE .' 2 .1 . ' POTENCIA Diagrama de Bloques . -..-.. 7 2. 2 Lector de Corriente 8 2. 3 Lector de Voltaje 8 2. 4 2.5 2.6 Filtro .de Armónicos * Detector de Cruce por cero '. . 15 Rectificador de precisión de onda completa 2.7 Conversor análogo digital 2.8 Microprocesador 2.9 Decodi-f icador- de direccionarniento 2.10. EPROM. . , . .' 2.11 9 19 .- . • • 27 :....,. ......... - . .31 -. ' 34 Unidad de adaptación e interfase con periféricos '2.11 .1 Descripción del 23 PÍA '2.11 .2- Programación del PÍA' 2.11 .3 Aplicación en. el circuito .'. ' '; . . . 35 - 35 '. 38 .' 40 Pac 2.12 D1SPLAY ' 2.13 Fuente de Poder CAPITULO III.- •. . . . . . .• • 41 , 43 SOFTWARE DEL SISTEMA 3.1 Diagramas de flujo 45 3.1 3 - 1 . 1 Diagrama de Flujo para inicialización.. 45 3 .1 .'2 Diagrama de Flujo de IRQ "-.. 49 - •. . 3.1.3 Diagrama de Flujo para NMI .." •' 58 3 . 1 . 4 Diagrama de Flujo para cálculo de : ( I p e I2 F ) ' - 1F H -I 2 ' ' \n~~r '63 3 . 1 - 5 Diagrama del Flujo para calculo de N-£ I 66 3.1..6 Diagrama'de Flujo para cálculo de . \ i2 Ak I2 .. 1 F / -.:... . F 71 3.. 1 > 7 Diagrama de Flujo para cálculo del fac"• * tor de potencia en binario. . .' • 74 3.1 .8 Diagrama de Flujo para convertir el resultado binario del factor de potencia, en un valor BCD . 77 3.'1 -9 Diagrama de .Flujo'para colocar en el • ' DISPLAY el factor de potencia. . .3.2 80 Distribución de la RAM CAPITULO IV-- . 83 EXPERIMENTACIÓN Y RESULTADOS 4.1 Procedimiento ... . 4.2 Construcción de la parte análoga 4-2.1 Filtros de 60 y 400 -.". ...'... HZ 87 87 ". ' 4.2.2 Detector de cruce por cero . . .' .'. . ' 4-2.3 Rectificador de precisión de onda completa- 87 90 91 Pac 4-3 Construcción de la parte digital. 4- 4 Resultados _. . .; , .. . ' .. . 93 CAPITULO V.- CONCLUSIONES 'Y RECOMENDACIONES ANEXO No . 1 Desarrollo del Programa. ...... 1 03 Diagrama General del Sistema ...... 123 ANEXO No. 2. . • BIBLIOGRAFÍA." , ... 92 100 Hojas de datos de los elementos, utiliza .dos en. el Sistema ........,,, ' ............ 1 26 139 I N T R O D U C C I Ó N Partiendo de el estudio "Factor de Potencia en circuitos con Tiristores", Re£. (1), se planteó la necesidad de disponer de un sistema para la medición.del factor de potencia en cir_ cuitos en los que se tiene voltaje de la fuente puramente si_ nusoidal y corriente de forma arbitraria (la corriente sinusoidal es un caso particular), pero con periodicidad similar a la del voltaje de la fuente. , Por la naturaleza de las señales .a pro.cesarse, el sistema" consta de parte análoga y digital, empleándose para el diseño de la primera amplificadores operacionales en circui'tos integrados, elementos que resultan- adecuados para el presente trabajo, tomando en cuenta que las frecuencias de las señales son bajas •-( 60 y 400 Hz). . La parte digital basa su operación en el microprocesador, el mismo que'de acuerdo con el programa que se encuencra en .la EPROM (memoria eléctricamente programable de lectura, única mente), realiza el control de los diferentes elementos del — sistema y además procesa la información entregada por la par_ te análoga,' para la obtención del factor de potencia.. El presente trabajo se desarrolla en la siguiente forma: En el primer capitulo se explica el fundamento-matemático y el procedimiento utilizado para la obtención del factor de -•' potencia. ^^^*^^^^^^^'-^l^^f(^ E.n;-.el segundo capítulo se presenta el diagrama de. bloques, e'l desarrollo teórico y diseñó de cada 'una de las. partes del sis_ tema. ' ' En el tercer _ capítulo se analizan cada uno de los diagramas de flujo empleados para el cálculo del factor de potencia. En el cuarto capítulo se encuentra el. procedimiento utilizado para-la construcción de el medidor del factor 'de potencia y los resultados obtenidos en la construcción de cada uno de los -..bloques y del medidor en conjunto. Sn el quin-to capítulo se presentan ' las conclusiones y Ia3 __ i recomendaciones. • .. - . . • . 1. MÉTODO EMPLEADO EN LA MEDICIÓN DEL FACTOR/ DE POTENCIA 1.1. T- DEFINICIÓN DEL FACTOR DE POTENCIA Independientemente de las formas de'onda, factor de potencia-es la relación que existe entre la potencia activa y la poten cia aparente-, -en un circuito . eléctrico. '' . .' FACTOR DE -POTENCIA •= fp = Potencia 'media (1.1) . Potencia aparente • D-e acuerdo 'coh los resultados obtenidos, ver Ref . (1) , el fac_ tor'vtLe-. -potencia en circuitos con voltaje de •ifu.e&t'e . sinusoidal y -onda de corriente arbitraria, e s : ' fp. = g . c o s 63. (-1.2) / 9 L/ Donde: •Ig = -=^ Representa el contenido,.gue tiene la fuente de componente de frecuencia fundamental, denomina, da.aunque en forma no muy -Correcta FACTOR DE DISTORCION. eos ' FACTOR DE DESPLAZAMIENTO .'•( 9_ - es el defas.aje- entre la onda de voltaje y la 'componente funda- mental de la corriente). 1.2. INSTRUMENTOS PARA LA MEDICIÓN DEL FACTOR DE POTENCIA.- Los sistemas .conocidos como medidores del factor de potencia, miden únicamente la diferencia de fase entre voltaje y co - rriente, y después despliegan el"resultado en términos del coseno de este- ángulo. El movimiento electrodinámico es utilizado como el mecanismo sensor de la gran mayoría de medidores de el factor de poteri cía. 1.3- • • PROCEDIMIENTO UTILIZADO PARA LA OBTENCIÓN DEL FACTOR POTENCIA.- De la ecuación 1.2 se desprende que los parámetros necesa - ríos para la medición del factor de potencia son: los valo res RMS de la corriente de la fuente y de. su componente fun'damental y el coseno del ángulo de la diferencia de fase entre el voltaje y la componente fundamental de la corriente. La corriente se puede medir por medio de un transformador de corriente o utilizando un SHUNT, los cuales dan una señal desalida proporcional a la corriente objeto de medición, siendo necesario además un circuito que obtenga de esta muestra la componente .fundamental de la corriente. Él coseno del ángulo de la diferencia de fase entre el Volta je y la componente fundamental" de la corriente, se calcula - midiendo el tiempo existente entre el cruce por cero de la onda.del voltaje y el de la onda de la componente fundamen tal-de.la corriente. C A P I T U L O II DISEÑO. DEL MEDIDOR DIGITAL DEL EACTOR DE POTENCIA 2.1.- DIAGRAMA DE BLOQUEAS En: la- figura 2.1 se presentan las etapas necesarias pa . . ra la medición del factor de potencia. A continuación el - . 'listado y una pequeña descripción de las mismas. Un lector de voltaje que da una. muestra de el voltaje de la red de alimentación. - ;. . - Un. lector de corriente que entrega una señal eléctrica - ;.:_",'>proporcional a la corriente que circula, por la línea. Filtros pasabanda sintonizados a -60 KZ y 400 HZ', según •sea la frecuencia del voltaje de la red de alimentación. - Detectores de cruce por cero; uno para la muestra de voltaje y otro para la'componente fundamental'de la corriente . . . Rectificadores de precisión de onda completa para la co rriente. de la fuente y para la componente fundamental de la corriente, de forma que llegue al conversor A/D, únicamente señal análoga positiva. Conversor análogo-digital Lector de corriente Lector de voltaje Filtro de Armónicos Detector :ruce-cero Detector cruce cero PÍA Rectificad Precisión Rectificad Precisión bus Ge clirecci<&a Conversor A/D Bus de datos ' DISPLAY Decodifica Dirección-' Microproces EPROM Fig. 2.1.- Diagrama de bloques. - Microprocesador Decodificador de direccionamiento - Memoria EPROM¡ encargada de almacenar la serie de instrucciones que ejecutará el microprocesador. - .Unidad de adaptación e interfase con periféricos (PÍA), utilizado para manejar el display y para comunicar al microprocesador con.el" mundo exterior. - DISPLAY que presenta los datos de salida. - Fuente de poder.- Para la implementación de los Filtros y rectificadores de precisión se utilizan amplificado — res operacionales LM324, los cuales pueden procesar s_e nales menores o iguales al voltaje de polarización, menos 1.5 voltios. Los voltajes de polarización de los operacionales en este sistema son de + 5 voltios, por - . lo que el valor máximo de las señales es de- -f tios pico. 3.5 vol" 2.2.- LECTOR DE CORRIENTE Para la medición de la corriente 'se emplea un SHUNT ,- -el mismo'que da una muestra de voltaje proporcional•a la corriente en circulación. 2.3-- LECTOR DE VOLTAJE '. •• • ' En la medición del factor de potencia no es necesario el verdadero valor del'voltaje, sino únicamente interesan los cruces por cero de la onda respectiva; la muestra del voltaje de la linea se toma por medio de un transformador. - . 2.4- FILTRO DE ARMÓNICOS Para la obtención de la componente fundamental de la cq rriente se. emplea un filtro activo del tipo pasabanda bicuadrático, cuyo circuino se muestra en la figura 2.2. Fia. 2.2.- Filtro activo pasabanda bicuadrático El filtro escd compuesto por dos integradores A y A3 y un amplificador sumador Al., la función de transferencia y ecuaciones de diseño se presentan.a continuación: • . AVC = vo -r- -SA s2-[-SB -i- D (2.1) donde.-.A Ve = ganancia de voltaje del circuito como función de la frecuencia. 1 R5C1 1 -i- R3/R4 -1 + .R1/R2 (2.2) -1 + R3/R4 R1+ R2/R1 (2.3) R5C1 R3 . 1 _ R4 - -R5-R6.C1.C2 D = (2.4) La frecuencia central del filtro está definida por: 1 2TT V.R4 1/2 (2.5) R5.R6."C1.C2. La ganancia del filtro a la frecuencia de resonancia H, está definida por: H= R2 .6) Los valores de R3 y R4 se calculan con la siguiente ecuación: R3' = R4 = 2.7) Estos" valores pueden ser seleccionados de la mitad a el doble del valor calculado. ' . • Los valores de Cl y C2, se calculan con la siguiente ecuación 2. Cl = 02 = .De igual forma sus valores pueden ser seleccionados de la mi tad a el doble del. valor calculado. Los OFFSET a la salida de A2 y A3 , se reducen haciendo: R7 = R6 ( 2.9.) R8 = R5 ( 2.10) El valor de-Rl se calcula de: Rl = R3 ( 2.11) Nota: .La descripción más detallada de las ecuaciones antes mencionadas, se lo puede encontrar en la referencia 2. - DISEÑO -DEL FILTRO DE 60 Hz . Requerimientos de diseño £jií (frecuencia central ) • = 60 H (ganancia ) -i Hz. ¿ Af (ancho de banda) = C^V^* ^ 2Hz En primer lugar se calculan los valores de R3 y R4 utilizando la ecuación 2.7 R3 _ = R4 =- 1,66 M Utilizando la 'ecuación 2.8 se tiene : Cl = C2 '= 1.666 pF Por medio de la ecuación 2.5 y haciendo R5 =-R6, se tiene: R-5 '=• R6 •= 2 Tí f i Cl R5 = R6 = 23653 M'-O . En serie con R6 se'coloca un. potenciómetro d^w100 KCl(Pot 1) para calibración de la frecuencia central del filtro ££>. De Tas ecuaciones 2.9 y 2.10 se tiene: R7 - 2,653 M.ri R8 = 2,653 M.O- ', 'POr''medio de la ecuación 2.11 se tiene: Rl = 1.666 M£i Utilizando la ecuación 2.6 se tiene:. Rl := R2 = 1,666 M Con el fin de dotar al circuito de un sistema de calibraciónde la ganancia se reemplaza R2 con un circuito T, como se -mue_s tra en la figura -2.3. Rz Ry Rx Fig. 2.3 circuito T La•impedancia equivalente del circuito T 'está determinado porla siguiente' ecuación: Z21 = RX.Ry+Ry.Rz+Rz\x Rx . (2.12) Si se hace Rz = Ry se tiene: .R2 = Rx = 2Rx.Ry+Ry Rx 2 fídonde: (2.13) R2 - 2Ry Asignando para Ry un valor de ipp KO, se obtiene que Rx = 12,5 K.O DISEÑO DEL FILTRO DE 400 Hz . Requerimientos de diseño: H Ai = 12 Hz Empleando el mismo procedimiento que en el caso del filtro de 60 Hz , se tiene que: . .-' ' . R3 = R4 = 250 .Cl = .02== '250 PF •R5 = R6 = 2,653 M_O ' : . ' - • Colocándose de la misma manera un potenciómetro de 100 KO Fot , i ' • . I1, e n serie c o n R 6 . ' . • " • ' _ . Rl = - 250 Se reemplaza R2 ' con un circuito T, como el .descrito en el caso de 60 Hz.- . . • •2.5 DETECTOR DE CRUCE POR CERO.- Se selecciona un detector de cruce por cero no inversor con histéresis, cuyo circuito se muestra en ía figura 2.4. Vi Vo A4 DI Fig. 2.4.- Detector de cruce por cero no inversor con histé resis. "1 La función de transferencia de éste detector se muestra en la figura -2.5- ' . Vo Vsat Vi -VD1 Fig. 2.5-'- Función de transferencia del detector de cruce por cero. -. Las ecuaciones de diseño de el detector se presentan a conti nuación" r R7 R7 +R8 AVI = R7 . Vsat- (2.14) VD1 (2.15) ' R7 Donde AVI ' = variación negativa desde cero en el voltaje• de entrada, necesaria para obtener .un cambio del AV2 = ;•• estado positivo al negativo, • • variación positiva desde cero en el voltajede entrada, necesaria para obtener un cam - bio del estado ne.gativo al positivoVsat - Voltaje "de saturación del operácional (Vcc 15 5 Volt).. ' El máximo error en los puntos de cambio antes . mencionados considerando- los parámetros de -en_ trada del operácional y asumiendo -Rl = R3 y - Ri es : Voff = + (Vio + lio Rl) . • •' (2.16) ; ; El valor óptimo de RB para minimizar los efectos' de Vio e Ib con la temperatura, se determina con: R9 - AVioAT (2.17) Las resistencias de entr-ada del circuito está determinado por: Rin = R7 + RS'.Rid RS-fRid • - (2.18) DISEÑO DEL DETECTOR DE CRUCE POR CERO En el sistema se emplean dos detectores de cruce por cero, uno para la muestra de voltaje, el otro para la componente fundamen tal de la-corriente, por las características de las dos seña - les; éstos dos detectores son realizados con idéntico criterio de diseño. REQUERIMIENTOS DE DISECO: Voltaje positivo de salida (Vsat) = 3,5 V. Voltaje .negativo' = ÍAVll 4lAV2l' = 50 X 10 2 • - 0,7 voltios voltios El operacional escogido es el -LM-747 que -tiene como caracterís ticas: AVío (25°C) = J AT . ' Alb ( 2 5 C ) = 1 , 3 nv\T Con la e c u a c i ó n ^ 2 . 1 7 , se e n c u e n t r a q u e : no R9 = R9 = 11-538 Con el objeto de minimizar- el error producido por la corriente de polarización (Ib) se hace R7=R9- Utilizando las ecuaciones 2.14 y 2.15 se obtiene I AVI | 4- AV2 = R7 R7+R8 (Vsat + VD1) Con .un.voltaje Vcc = 5 voltios se tiene: -IV- . 11.538 (3,5+0,7)'V = 11.538+R8 De donde:- R8.. s 473>£6 La corriente máxima que puede entregar el operaclonal es rel_a tivamente pequeña (2p mA), siendo ésta la corriente máxima de circulación por el diodo, por lo que no es necesaria una re sistencia de protección para el mismo, ya que la disipación - de potencia no alcanza valores críticos. 2.6.- RECTIFICADOR DE PRECISIÓN DE ONDA COMPLETA.- Debido a que el'conversor análogo, digital escogido acepta ú nicamente voltajes análogos positivos, se requieren dos rectificadores de onda completa de precisión, uno para las mues_ tras de corriente de la fuente y otro para la componente Fun damental. Estos rectificadores de precisión deben operar con señales cuyas amplitudes pueden fluctuar entre + 3-5 voltios; su con. ducción debe ser lineal y su comportamiento de un diodo ideal. Estas, características son prácticamente obtenidas por el rectificador de precisión, que se muestra en la figura ¿.b . Este circuito rectifica señales con voltajes pico de sólo - 0.7V/AV ( AV = ganancia de lazo abierto del amplificador operacional), suponiendo un AV = 1000, una rectificación lí ne.al de precisión de una señal de 0.7 mV, es posible: Fig. 2.6.- Rectificador de precisión de onda completa £1 circuito de la figura está compuesto -de un rectificador in. vertido con selección positiva (A5, R12, R13, R14, R15, o2-, • P3 ) ••.y/.áé 4fl_s¿.m-^— • de_.. gan age i a i gual_a_la_ unidad (A6, R10, Rll/ ^1^, Fot. 3) . . . Las ecuaciones de diseño son las .siguientes : a) Rectificador invertido Voltaje de -ganancia Vcl, para voltajes de entrada mayores a cero, está definido -por : R13 Si AVC1 • = , (2.19) R12 .En -.el; caso" de voltajes menores -a cero se tiene: AVcl = -0 Si Vi< El valor oprimo dé -R15 con el fin de-minimizar el! voltaje OFFSET"; de salida producido'por la corriente de B1AS Ib es R15 - E12.R13 R12+R13 (2.20 ) La.-resistencia de entrada del circuito es..prácticamente .igual' a R12. ' Rin = b. - Sumador' - R12 • ' - • • ' ' • • - (2.21) El amplificador sumador e-s simplemente un caso especial de -• un. amplificador invertido,.dando una salida invertida iguala.la-suma algebraica de las dos entradas / sus ecuaciones de diseño; 'se presentan a continuación: VO . = - Rll V Vi'•+ V14 R10 R14 (2.22) .voltaje de la.señal de entrada V14 =• ' voltaje; a la salida del rectificador A5Para-obtener a la salida de A6, la'rectificación'de onda com pleta-de la señal-y conociendo que "los ' voltajes sobre R10 y Rl'4'son. iguales y opuestos, -se debe-tener: •R14 =• R10 (2.23) A fin de minimizar -el voltaje OFFSET de error .'a la salida se obtiene'R16 por medio de la siguiente ecuación: •R16 = R10.R11.R14 (2.24) ' RIO.R11+R10-R14+R11-R14• - DISEÑO-DEL RECTIFICADOR DE PRECISIÓN DE ON'DA COMPLETA, REQUERIMIENTOS DE DISEÑO: a)' Rectificador invertido Rin = 10' , VCl '= -1 Utilizando la ecuación 2.19 se tiene que: 1 = R13 R12 . .R12 = R13 Siendo la resistencia de entrada igual a R123- se tiene; R12 =' R13 = '10KO- Por medio .de/la ecuación 2.20 •R15 = 5KO. ' se tiene: ' • b) Sumador..- Para entradas negativas el sumador.A2 funciona -como un inver sor de ganancia uno (V14=0); de acuerdo a la ecuación 2.22, se 'tiene entonces: Vo Vi Rll R10 Rll R10 T*:' R10= Rll Se escoge un valor de R10 = Ril. 10K^_ , de forma que para voltajes que lleguen a 5 voltios, la corriente de entrada al sumador está en el orden de los 0 •, 5 n\A, permitiendo que losoperacionales del filtro trabajen cómodamente. Por medio de la ecuación 2.23 se tiene: R14 = 5K.Q. • 2-7 CONVERSOR ANÁLOGO DIGITAL.- El conversor análogo digital escogido es el ADC0809 producido por 'la 'NATIONAL SEMICONDUCTOR, conversor monolítico CMOS de o cho BITS; dispone de ; 8 canales múltiplex de entrada, registro de direccionamiento y registro de tres, estados a la salida, tiempo .de conversión de 100/Useg. , además de fácil interfase con microprocesador. Para su funcionamiento el A/D, requiere sólo de una fuen te de -j-5 voltios, de un reloj, el mismo que es obtenido del micro procesador, y de voltajes de referencia positivo y negativo, no pudiendo ser éste último menor de cero voltios. Las características eléctricas, diagramas de bloque, de tiempo y método utilizado por el conversor A/D, se encuentra en el anexo 2. La operación del A/D, se 'encuentra controlada por el micropro cesador que de acuerdo con el programa que será explicado pos_ teriormente, indica cuándo, y el número de conversiones que se debenrealizar.' 24 AD0809 . NMI /* „/! • w\' [ De el Div.deFrec. IN2 28 2 IN4 IÑÍ 2? I 1F 3 IN5 IN0 26 IF 4 IN6 ADDA 25 5 IN7" ADDB 24 —1 6 START ADDC 23 x "V R/W E 1 IN3 \ :I±^>~ ' 7 EOC . .ALE 22 -5 ' '-1 82"^ 2 21 'D7 9 OE D6 • . 2~2 20 .1É >CLOCKV i. ^1 VMA . AD D3 DI 2~3 19 D5 2~4 18 D4 -8 • 12 Vref+ 2 17 D0 13 GND 'Ref -- 16 -7 ' -6 14 2 7 .2 15 D2 11 Vcc- T GN D x • GND Fig. 2.7 Diagrama de conexiones del coriversor A/D. • En el presente sistema se utilizan dos de los ocno canales de entrada de que dispone el A/D, IN0 y el INI, que corresponden a código-de direccionamiento 000 y 001, respectivamente." Las-." entradas de dirección B y C se conectan a cero lógico y .— la - - ^ ejitrada de dirección A, está conectada al bus de datos D0, siendo el microprocesador el que decide cuál de las entradas-es seleccionada; con un valor de D0 igual-a'cero lógico, -lacorriente de la fuente, y con- un valor 'de D0 igual a uno —r- 25 lógico, la' componente fundamental de la corriente. La dirección es introducida en el A/D con una transición positiva en la entrada ALE, la conversión de la muestra de corriente seleccionada se inicia con una transición negativa en la entrada START; aprovechando éstas condiciones se haceuso de un solo pulso para cumplidlas dos funciones, como se puede observar en el diagrama -de tiempo de-' la figura 2.8a. a.-.Ciclo de escritura b. Ciclo de lectura ENABLE VMA.AD R/V START, ALE OE Fig. 2.8.- Diagrama de tiempo de operación del A/D. La señal de la entrada START, es el resultado de la combina ción lógica AND de las señales ENABLE, VMA, AD y de codificador de dirección se tiene la señal YMA.A'p'; del micrcH\¡ Luego: 26 —START = VMA.AD + ENABLE.R/W (2.25) Lógica que se muestra implementada en la Fig. 2.7 Una vez que termina la conversión el A/D produce en la salida EOC una transición positiva, la misma que luego de ser invertida va al microprocesador, indicándole que termine lo que se encuentre ejecutando y lea .el valor binario resultante de laconversión en el A/D. Esto hace que el resultado binario de la conversión sea puesto "en el bus de datos, de donde es leído por el microprocesador. El diagrama de tiempo de la figura 2.8b muestra la condición de cada una de las señales a utili zarse para la obtención del pulso para la entrada OE, -que re_s ponde a la siguiente ecuación: .OE = VMA.AD'+ ENABLE. R/W (2.26) La raisma que se muestra implementada en la Fig. 2.7- Las entradas de polarización Vcc y VRef+5. se encuentran cone£ tadas entre sí, dándose entonces un voltaje de referencia positivo de +5 voltios; el voltaje de referencia negativo estáconectado a tierra, con lo que las señales análogas de entrada podrán variar entre 0 y 5 voltios.-.. El reloj del A/D se obtiene dividiendo para dos la señal de ~ la salida ENABLE del microprocesador, lo cual da una frecuencia de aproximadamente 450 KHZ > manteniéndose la velocidad de conversión del A/D cercana a los 100 'I seg., de acuerdo a recomendaciones del fabricante (Anexo 2). 27 +5V 14 Vcc 1 CLR ' 2 D 3 Q Al A/D (ir1 450K.HZ) 4 PR 5 CLK ENABLE ( f 900KHz ) 6 Q .7 GND SN7474 Fig. 2.9.- Divisor por dos. 2.8.- MICROPROCESADOR El microprocesador escogido es el 6802, tiene un set de instrucciones exactamente igual al 6800, sistema de reloj Ínter no y 128 BYTES de RAM, la misma que se utiliza para guardarlas constantes del programa durante la ejecación del mismo. El 6802 es producido por MOTOROLA SEMICONDUCTORS, es total mente compatible con la familia del 68'00 diseñado especial mente para sistemas pequeños, de fácil interfase, y su costo es relativamente bajo. En la figura 2.10 se presentan las conexiones que se reali zan en el 6802 para acoplarlo al sistema. 28 D3 •^ U _± VCC ¿x 1 b-WU ^7 JL JL 1 (Tí Det ; Cero L-pl Lj-i p^^ Dir. A/D ^^ Ppcp-i- 2 HALT 4. T R O 5 -VMA 6 NMI ^ •7BA / ¿ ' / / / / / BUS DE DIRECCIONAM. f ' / / f f ' ' ' f / / i AD 2.2 UF / GND EXTAL 39 ? MR K" .O I Dec . V c: c: YTAT, ^H ' p\ E ^7 . RE 36 "VCC ^ . • PÍA. JL II IÍ ^. ^ A/D VccS.35 [\, A/D R /W ^ 4 8 Ver Do ^ 9 A0 D1 '32 1 0 A1 D2 31 il 1 A2 ' D3 32) 1 2 A3 D4 29 1 3 A4 D5 28 1 4 A5 'D6 27 1 5 A6 D7 26 1 6 A7 A1 5 25 1 7 A8 A1 4 24 BUS DE 1 8 A9 A1 3 23 DIRECC. / / / / / / , / / / / / ' • BUS DE DATOS s / / 1 9 A1 0 / A1 2 22 -^ / 20 Al 1 Vss 21 •Fig. 2.10. Diagrama de conexiones del microprocesador 29 A continuación se presenta una descripción de las conexiones' de la Fig. 2.10. - RESET.- Con un cero lógico en esta entrada el microprocesa dor se encuentra parado, con el cambio de.nivel a uno lógico, el microprocesador va a las dos últimas direcciones FFFE y FFFF, de donde obtiene la dirección de la primera instrucción a ejecutarse. El cambio de nivel de cero a uno lógico debe producirse sin efecto de rebote, para lo cual se impleinenta el circuito que se muestra en la Fig..2.9- EXTAL, XTAL.- Entradas a los que se conecta el cristal para el funcionamiento del reloj interno del microprocesador - , la frecuencia óptima es de 4MHz.; sin embargo se utiliza un- cristal de 3.579 MHz que tiene un costo bastante inferior y la variación en velocidad no es significativa. Con el fin de prevenir oscilaciones a frecuencias múltiples , el fabricante recomienda conectar dos capacitores de los terminales del cristal a tierra, como se observa en la figura - 2.10 . - ENABLE (E). Salida equivalente a la fase dos(jí2) del 6 RE.- Con el objeto de utilizar la memoria RAM interna, ésta señal debe ser mantenida en uno lógico. Vcc STAMDBY.- Se la utiliza si se desea mantener los datos de 30 memoria de los 32 primeros BYTES de RAM cuando el sistema es' desactivado; esto se consigue conectando una pila a ésta en trada. Esta' entrada se encuentra conectada a Vcc. R/W. En esta salida se indica si el 6802 está realizando la lectura o escritura en alguno de los periféricos; normalmente se encuentra en uno lógico, colocándose en cero lógico únicamente durante el proceso de escribir. D0-D7-- Estas entradas o salidas forman el bus de datos, ca paz de manejar hasta una carga TTL, el bus tiene datos siem pre que ocurra una escritura ó lectura con alguno de los peri_ féricos. La excepción se produce cuando los 128 BYTES de RAM internos son accesados, situación en la que el bus de datos siempre se configura como salida, aún cuando esté- leyendo. A0-A15-- Estas salidas forman el bus de direccionamiento de 16 líneas, capaces de manejar hasta una carga TTL. BA.- Esta salida se pondrá en uno lógico cuando se produzca u na interrupción HALT o que encuentre una instrucción WAIT en- el programa. BA' está conectada a la compuerta TRI-STATE, permitiendo el - paso de la señal del 'detector de cruce por cero del voltaje , a la entrada IRQ, únicamente cuando el raicroprocesador se encuentra en WAIT. NMI.~ La interrupción NMI se produce con la transición negatjl va en ésta entrada, interrupción utilizada para leer los va - 31 lores binarios de las muestras de corriente. i VMA.-Ocasionalmente el microprocesador está ocupado con operaciones internas y no utiliza el bus de direccionamiento ó de datos, sin embargo en los buses habrá algo durante este tiempo, con el fin de asegurar que ninguno de los periféri eos confunda estos datos con información válida; VMA se pone en uno lógico únicamente cuando se encuentra una dirección -válida en el bus de direccionamiento. IRQ.- La interrupción IRQ se produce con un nivel de cero lo gico en ésta entrada; IRQ puede ser inhabilitada por medio de una instrucción en el programa. MR.- Esta entrada se utiliza para' memorias lentas. HALT.- Siempre que esta entrada se encuentre en cero lógico , el microprocesador se mantendrá parado, condición que no se u. tiliza en el sistema, 2.9.- DECODIFICADOR DE DIRECCIONAMIENTO.- Los 128 BYTES de RAM dentro del 6802, están controlados por .un decodificador de direccionamiento que está también en el 6802. Esta ocupa las' direcciones 0000 a 007F. La RAM es completamente decodificada, lo cual significa que ocupa éstas y solamente' éstas direcciones. La EPROM debe ser direccionada de forma que incluya las- direcciones FFFE y FFFF para la interrupción RESET corno se mencionó 32 en el capítulo anterior, la EPROM a utilizarse en nuestro sis_ tema es de 1K de extensión, debiendo por lo tanto estar contenida en las direcciones FC00 hasta FFFF. Tomando en cuenta que el sistema no será expandido hasta ocu - par todas las direcciones, se puede realizar una decodificación incompleta de ios periféricos, simplificando de esta manera el circuito de decodiFieación. Se debe tener sin embargo el cuidado de que el sistema de decodificación alcance para todos los periféricos, Siendo únicamente tres los periféricos con que cuenta el siste- ma, (A/D. PÍA, EPROM) se puede pensar en un decodificador de do a cuatro, sin embargo se quiere dejar un margen para una posi - ble expansión del sistema para cumplir funciones de control, a- demás de las medici.ones que realiza, razón por la que se escogi un decodificador de 3/8 (74 LS138), el cual tiene una velocidad de propagación de aproximadamente 20 nano segundos. El 74LS138 dispone de tres entradas de selección llamados Gl, G2, G3; en éste caso se utiliza sólo una de las mismas. Para que el decodificador funcione, es necesario que Gl esté en uno- lógico mientras G2 'y G3 deberán estar en cero lógico; se coló - can por tanto G2 y G3 permanente a tierra, manteniendo de éstaforma las dos -entradas en bajo y se conecta Gl a la señal de salida VMA del microprocesador, así el decodificador es habili- tado únicamente cuando el 6802 envía una señal de memoria válida (VMA). ' 33 Vcc A1 3 1 A Vcc 1 6 ' Al 4 2 B Yo 15 A1 5 3 C Y1 14 4 G3 Y2 13 5 G2 Y3 12 6000 - 7FFF VMA 6 G1 Y4 11 - 8000 - 9FFF PÍA ECÓ00-FFFE 7 Y7 Y5 10 A000 - BFFF A/D EPROM 8 GND Y6 9 0000 - 1 FFF-X ocupado en RAM 2000 - 3FFF ' i n t e r n a ) 4000 - 5FFF C000 - DFFF GND Fig. 2.11,- Diagrama de conexiones del decodificador Las direcciones más significativas A15, A14, A13, se conéc tan a las entradas -0,3,y -A, respectivamente, como se observa en la figura 2.11. El decodif icador tiene ocho salidas denomi. nadas Y0 a Y7, correspondientes a- las ocho posibles combina ciones de A. B, y C. Cuando el decodificador está inhabilitado , todas estas salidas están en uno lógico, coloc.ándose en cero-lógico la salida que sea seleccionada, dependiendo ésta del número binario que se encuentre en las entradas, corres pendiendo el binario 000 a la salida 0 y así sucesivamente. En este caso la salida depende de los tres BITS más significa tivos del bus de direcciones. Para las direcciones que empiecen con 111 (que incluye las direcciones E000 a FFFF), la salida Y? se pondrá en cero lógico, que es la que seleccio-na la EPROM; nótese que ésta ocupa 8'KB de direcciones cuando en 34 realidad su extensión es de 1K únicamente. 2.10 EPROLM 'Siendo la extensión .del programa de aproximadamente un KBYTE (un poco menos), la memoria escogida es MM2758A, la misma que -tiene una capacidad de 8192 BITS (1024 X 8), suficiente- para almacenar el programa. Las conecciones de la 2750 son simples,. además de fuente (+5V) y tierra se conecta el bus de datos D0-D? y las 10direc_ c i o n e s menos significativas del bus de dirección, éstas últimas permiten seleccionar lidades. 2 ó lo que es lo mismo 1024 loc_a . . Las.salidas.de datos de la 2758 son del tipo "TRI-STATE", ob_ teniéndose la información de la memoria únicamente cuando - las entradas CE y OS simultáneamente están en cero-lógico . CE es la entrada para habilitar la memoria, mientras OE es la habilitación de salida. Si solamente CE está en bajo, la ROM está habilitada y trabajando, pero los tres estados inter_ nos se encontrarán en alta impedancia, no pudiendo la información alcanzar el bus de datos. " Por otro' lado, si CE está en uno lógico,.el'integrado está i nhabilitado y por lo tanto las salidas estarán también deseo nectadas Con las consideraciones antes mencionadas, en este caso se - coloca OE siempre en cero lógico, dejando que CE realice to 35 do el trabajo, la señal CE viene del decodificador de direo cionamiento. . • . Dentro de la operación la memoria recibe una dirección y la señal CE colocando la información en el bus después de un •- cierto tiempo llamado tiempo de acceso, en éste caso el mismo es de 450 nano segundos, tiempo que es compatible con elsistema. + 5V 1 A7 / / 'A8 23 3 A5 A9 22 4 A4 Vpp 21 5 A3 OE 20 6 A2 AR 19 7 A1 CE 18 8 A8 07 17 9 00 06 16 10 01- 05 15 / 11 02 04 14 ^ GND / 2 A6 ' Vcc 24 / / Bus de dirección / Bus de dirección / / / / x 7 Del decodif icador / Bus de datos / / / / / / / . Bus de datos Fig. 2.12.- .Diagram.a de conexiones de la EPROM 2.11.- Unidad de adaptación e interfase con periféricos (PÍA) 2.11.1'. DESCRIPCIÓN DEL PÍA Con el objeto de manejar el DISPLAY, recibir la información 36 dé los detectores de cruce de cero y del indicador de la fre cuencia de trabajó, se escogió el PÍA (6821). Quedando ade más.la posibilidad de emplear el mismo en procesos de control, en una futura extensión del proyecto. El PÍA consta de dos secciones, cada una de las cuales dispone de tres registros principales: el registro de salida (OR), elregistro de dirección de datos (DDR) y el registro de control (CR). El registro OR se emplea para, almacenar el BYTE de datos quees transferido del, ó al periférico, OR. El registro DDR configura cada una de las lineas en el bus de datos como entradas o como salidas', con uno lógico en uno délos BITS del DDR; la línea correspondiente del OR, actuará cq mo salida y con un cero lógico como entrada. El OR y DDR comparten la misma dirección, siendo el.estado del BIT dos del CR el que indica cuál de los tres registros está habilitado. Con un cero lógico en este BIT se habilita el DDR, con uno lógico el OR. Las entradas RS0 y RS1 son las encargadas de decidir cual de los registros internos es utilizado durante la programación - por el 6802, por lo que se encuentran conectados a las direc ciones A0 y Al, respectivamente (Fig. 2.13). 37 ^di: 1 VSS. CA1 Dis a 2 PA0 CA2 b 3 PA1 IRQB 38 c 4 PA2 IRQA 37 d 5 PA3 RS0 :36 _Dir.A0 e 6 PA4- RS1' 35 _DirA1 f 7 PA5 RESET34 RESET . g 8 PA6 D0 . 33 9 PA? D1 32 signo 10 PB0 D2 31 entero 11 D3 -30 decimal 1 1 2 PB2 D4 29 decimal 2 13 PB3 D5 28 decimal 3 14- PB4 D6 27 detector de 0 (voltaje_)_ 1 5 PB5 D7 26 E 25 detecto:? cero (corriente)17' PB7 CS1 24 1 8 CB1 CS2 23 1 9 CB2 CS0 22 20 Vcc R/V 21 dp PB1 _selección (60,400) 1 6 PB6 + 5V 10 KO. 39 Fig. 2.13. Diagrama de conexiones del PÍA Bus de datos ENABLE DEL DECOD R/W (6802) 38 Las lineas de control E (ENABLE) R/W y RESET están conecta das a' los mismos puntos en el 6802. Las salidas IRQA é IRQB, no se utilizarán en el presente sistema. Las entradas CS0 3 CS1 y CS2, se utilizan para seleccionar el PÍA. Para que el 6802 pueda accesar el PÍA, CS0 y CS1 de ben estar en uno lógico y CS2 debe estar en cero lógico; en éste caso CS1 y CS0 están conectados a +5 voltios, y CS2 es manejada por el deco.dificador de direccionamiento. Los datos entre.el microprocesador y el PÍA se transfierena través del bus de datos. 2.11.2.~ PROGRAMACIÓN DEL PÍA. En este sistema como se puede observar en la figura 2.3, el lado A y las líneas PB0 a PB4 del lado 3 del PÍA, se las — configura como salidas, las líneas PB5 a PB7, son utiliza das como entradas. La configuración del PÍA permanece igual durante todo el - proceso, por. lo que la programación del mismo se la realiza una sola vez en el curso de programa. La línea RESET del PÍA como se mencionó se encuentra conectada a su similar en el 6802, con lo que al conectar el sis_ tema todos los registros del PÍA se ponen en cero lógico, quedando por lo mismo los dos buses de datos configurados como entradas, el BIT 2 del CR es también cero indicando que la dirección común a los registros DDR y OR selecciona 39 en éste caso él DDR, El sector de dirección asignado-al PÍA es 8000 - 9FFF y losregistros internos son seleccionados por medio de las direcciones A0 y Al, de acuerdo como se ve en la tabla 2.1. Al ' A0 BIT 2 Reg. Interno Selec Rsl RS0 CRA CRB 0 0 1 X 0 0 0 X DDRA 0 1 X X CRA 1 _0 X 1 ORB 1 0 X 0 DDRB 1 1 X X CRB ORA Tabla 2.1. Las instrucciones necesarias para inicializar el FIA'son 1 LDA FF Carga el acumulador A con FF 2 STAA 8000 Almacena FF en el DDRA _ 3 LDAA 1F 4 STAA 8002 Almacena 1F en el DDRB 5 LDAA 04 6 STAA 8001 Almacena en el CRAÍ0O 7 STAA 8003 Almacena en el CRBÍÍ& ) Carga el acumulador A con 1F Carga el acumulador A can 04 40 .Con la primera instrucción se coloca el valor FF en el acunm lador A, valor que por medio de la segunda instrucción se - guarda en DORA, configurando de ésta forma el lado A como sa lida. La tercera instrucción carga el acumulador A con 1F, valor que es almacenado en el DDRB, configurando las líneas PB0 - PB4 como salidas y las lineas PB5-PB? como entradas. Con la quinta instrucción se coloca en el acumulador A el nú mero 04hexadecimal, valor que con las dos siguientes instruc cienes es almacenado en los registros de control A y B, quedando de esta forma habilitados los registros ORA y ORB para ser seleccionados con las direcciones 8000.y 8002 respectiva mente, completándose la inicialización del PÍA. 2.11-3. APLICACIÓN EN EL CIRCUITO.- •En el inicio del proceso de cálculo del factor de potencia el PÍA es inicializado como se mencionó, leyéndose entonces la información que se encuentra en las líneas PB5, PB6,' PB7 co rrespondientes al detector de cruce de cero del voltaje, al interruptor que indica la frecuencia t de trabajo y al detector de cruce de cero .de la fundamental respectivamente, informa ción que se lee como si se tratara de una localidad de RAM con dirección 8002 (ORB del PÍA). El resto de líneas del PÍA, (PA0 - PA7, PB0-PB4) se utilizan para realizar el DISPLAY del valor resultante del factor depotencia, colocando en el ORA del PÍA el código del DISPLAY- 41 de siete segmentos. Se utilizan inversores con colector abie.r to para suministrar la corriente requerida por los DISPLAYS,-el lado B es utilizado para determinar cuál, de los DISPLAYS es seleccionado, como se observa en la Fig. 2.13-PB0 seleccio na el DISPLAY del signo. PB1 del valor entero. PB2, PB3, PB4, los tres dígitos decimales. La selección de los DISPLAYS así controlada por el PÍA permite que los mismos se prendan y apaguen un gran número de ve ees en un segundo, dando la ilusión de estar siempre prendi 'dos, situación que permite un gran ahorro de energía. El procedimiento empleado para la selección de los DISPLAYS se explica detalladamente en el desarrollo del programa en el índice DISPLAY del resultado (3.1.9). 2.12.- DISPLAY.- El DISPLAY utilizado es el MAN3640 de la fábrica Monsanto, es I ¿j del tipo de cátodo comuTi. El diagrama de conexiones se- puedeobservar en la £ig. 2.14- El DISPLAY del signo tiene conectado únicamente .el segmento "g", ya que es el único que se utilizará del mismo, prendiéndose el LED en el caso de signo negativo, ó en blanco en el caso de signo positivo. El DISPLAY del entero es el único que tiene conectado la entra da correspondiente al punto decimal, ya que el resultado siempre aparece con un dígito entero (0 ó 1) y tres dígitos décima, les . 42 LSB DECIMAL PB4 PB3 PA0 pb2 PA7 PB1 PB0 Fig. 2.14-- Diagrama de conexiones del DISPLAY 43 El DISPLAY del entero y los. tres dígitos decimales tienen - conectadas las entradas a, b, c, d, e y g, llegando por tanto la información del código de siete segmentos a todos los DISPLAYS simultáneamente. En el lado'B del PÍA se decide cuál de .los DISPLAYS es el que debe encenderse con la información que al momento se encuen tra -en ORA. Operación que se realiza colocando uno lógico en la línea correspondiente del ORB, línea que se encuentra co nectada a la base de un transistor (1) saturando el mismo, - con lo que el colector se encuentra prácticamente a tierra, habilitando el DISPLAY- conectado al colector de éste transís tor. El número de transistores necesarios es igual a cinco, utilizándose el arreglo CA3081N de la casa RCA, el mismo que consta de siete transistores de emisor común. Nota (1) El lado B del PÍA puede ser utilizado para alimentar corrientes superiores a ImA con un voltaje de 1,5 voltios para manejar directamente la base de un transistor (dato del fa bricante) 2.13-- FUENTE DE PODER.- Para la'alimentación del circuito es necesaria una fuente dual de + 5 voltios. El circuito completo tiene un consumo de alre_ dedor de 5^¿ mA para la fuente de -i- 5 voltios y de 50 mA pa- ra los - 5 voltios; en la figura 2.15 se muestra el diagramade la fuente. 5V 110. Vac 4000 • -o -f • :F LM320 ' Flg.' 2.15-- Diagrama de la fuente de poder 45 C A P I T U L O III 3-- SOFTWARE DEL SISTEMA 3.1.- DIAGRAMAS DE FLUJO Cada uno de los parámetros•necesarios para el cálculo del factor de potencia, indicados en el capítulo uno, es obtenido de acuerdo como se muestra en los siguientes diagramas de flujo. Los diagramas de flujo para la inicializacion IRQ y NMI son- descritos en forma detallada, correspondiendo el número que se indica en la descripción al número con que se tia clasificado cada bloque. 3.1.1.- DIAGRAMA DE FLUJO PARA INICIALIZACION. . (Fig. '3.1)." Una vez que se produce la interrupción RESET, el proceso se^ inicia en el- bloque No. 1. • 1.- En este bloque se inhabilita IRQ utilizando para ello - el MASK -BIT existente en el microprocesador, evitando se prcD duzca esta interrupción antes de que el sistema esté prepara, do para leer el cos.9^ 2.- Se inicializa el PÍA en la forma descrita en 2.11.. 2'. 46 (RESÉ? 4 Inhabilita IRQ Iriicializa PÍA 2 Determina STACK 3 Habilita IRQ k i i Espera por IKQ i Inhabilita' IfiQ 00 I Inicia conver ción de I 16 3-1 Diagrama de Fluio 47 3-- En el .6802 los registros del STACK POINTER son ubicados en la RAM, debiendo señalarse el punto de inicio del mismo . Esta función es cumplida en éste bloque (el STACK empieza en la localidad 0D de la RAM). 4.- Con el MASK BIT se.habilita IRQ, la misma que se utili- za para la determinación del eos *9- 5,- Espera hasta que se tenga cero lógico en la entrada IRQ. Una vez que ésto sucede, realiza la rutina descrita en 3.1.2, luego de lo cual continúa en 6. 6..- Se inhabilita IRQ en la forma ya'indicada, ya que la misma es necesaria una sola vez por cada proceso de mc-dicióndel factor de potencia. 7.- Se almacena en las localidades 01 (SH) y 02 (SL) de la - RAM,, los números exadecimales 00 y 2fí respectivamente, que c_o rresponde a la localidad de memoria (RAM), a partir de la - cual se almacenan las lecturas de I F 8.- Se inicia la conversión d e I-r,, l-a nnisma que tomará al r 3 conversor A/D aproximadamente 100 li segundos. Durante este ~ tiempo' el microprocesador puede desarrollar otras funciones. 9.- Se borra el registro R que está en la localidad 00 de la RAM. El contenido de R se utiliza como información dentro de- 48 la rutina NMI que selecciona I F 10.- ó I 1F , según sea el caso Se chequea la frecuencia de la red. Si es 60 HZ conti núa en el bloque 11; si es 400 HZ, en 15. 11.- Se almacena en las localidades 03 (TH) y 04 (TL) de la RAM, los valoreshexadecimales 00 y 57 que corresponden a la— dirección de la memoria (RAM) a partir de la cual se almacenan las lecturas de I 12.- 1F Se carga en el contador K (localidad 06 de la RAM) con A4-, ,- ,, que que es es el el número •de conversiones (NMi) que se orodu 16 cen en el caso de 60 HZ. 13.- Se borra el registro Q (localidad 05 de la RAM). Es te- es utilizado en el caso de 60 HZ para reconocer si en el prp_ ceso se almacenan IF é I-,p De las 164 muestras de corrience que es posible tomar, se almacenan 82, 41 que corresponden a 1 v 41 a 1 con el fin de utilizar únicamente la RAM de F IF' que dispone el 6802. En este nivel se termina el proceso deinicialización en el caso de 60 HZ. 14.-. Cuando la frecuencia de la red es 400 HZ se almacena en las localidades TH y TL de la'RAM los valores hexadécimales00 y 56, valor menor en uno a la dirección asignada para elinicio del'bloque de I „. (esto se explica posteriormente en IF el diagrama de flujo) 49 15-- Se almacena en el contador M (localidad 05 de la RAM)- el númerohexadecimal 19 que corresponde al" número de mu-es - tras que se almacenan de i , r 16." Se almacena en el contador K (localidad 06 de la RAM ) el númerohexadecimal 1A que corresponde al número de mués tras que - se toman en el caso de I. .• . • " 1F Una vez terminada la inicialización el proceso continúa en ~ el diagrama de flujo 3-4 en la entrada A. 3-1.2.- DIAGRAMA DE FLUJO DE IRQ ' (Fig. 3.2) Utilizando la interrupción'IRQ, se realiza la lectura dé una relación de tiempo proporcional a la diferencia de fase. El máximo defasamiento (360 ) para el caso en que la Frecueri cia de la red de alimentación es 400 HZ equivale a un tiempo de 2.500 //segundos. Si la cuenta de tiempo'en el micropróce / ". "~ sador se realiza en el acumulador B 3 las operaciones necesa-, rías para un incremento en este acumulador requieren de.10 ciclos de operación ( 11,17^-segundos), por lo que se tiene un rn-ixii.no de 224 incremeuLus para un defasamiento de 3b0 (el a cumulador B por ser de tí BITS puede aceptar hasta un raáximóde 255 incrementos). • • Si los 224 incrementos equivalen a 360 .un incremento del- acumulador B equivale a 1,60 . Los valores de. 0 a 90 en in o crementos de 1,60 son almacenados en la EPROM de FF0C a — FF453 ocupando 57 localidades. • . 50 LOCALIDAD DE LA EPROM FF0C- COSENO . Cos 0° -O FF0D •FF0E • FF44 ' Cos 1,6 ,o Cos 3,2 Cos 83,6° Cuando la.frecuencia de la red de alimentación es 60 HZ se u tiliza como contador el registro índice; en éste caso el máximo defasamiento (360 ), equivale a un tiempo de 16.666 tiseg. Si las operaciones .necesarias para cada incremento en el registro índice requieren de 15 ciclos de operación (163755 —— Aseg.); se tiene entonces un máximo de 994 incremen ros; cada incremento equivale a 0,3619 - Con el fin de economizar espacio de memoria .(EPROM),se toman intervalos equivalentes a cuatro incrementos, por lo que sedivide para cuatro, la cantidad que se encuentra en el regis_ tro índice, reduciéndose el máximo número de incrementos a - 248; cada uno de estos incrementoa equivale a 1,4477 . Los valores de coseno correspondientes a éstos ángulos son al. macenados en las localidades de la EPROM de FF45 a FF83, ocupando 63 localidades. 1.- EPROM COSENO FF45 Cos 0° FF46 Cos 1,4477 FF47 Cos 2,8954 FF83 Cos 90,00° Una vez que se produce IRQ, esto es con nivel cero lógi- co a la salida del detector de cruce de cero de la muestra de voltaje,, se lee el estado del ORB del PÍA colocando éste BYTE en el acumulador A. 2.- Se realiza un "AND" lógico del valor del acumulador A - con el número, exadecimal 20. Si el BIT cinco de A es igual a cero el resultado de éste AND, BIT A BIT es'cero, en el casocontrario el res-ultado es 20., ,_ 16 3-- Se chequea el resultado de la operación anterior; si es' igual a cero el proceso regresa al bloque uno, permaneciendoen este lazo hasta que el valor del BIT 5 cambie a uno lógico, momento en que el proceso continúa en el bloque cuatro. Cuando no existe muestra de voltaje a la entrada, el programa se mantendrá dentro de éste lazo. 4.- Se realiza el chequeo de la frecuencia de trabajo, si - la frecuencia es 60HZ continúa en 5, si es 400 H'Z en 18. Fig. 3.2 Diagrama de Flujo de IRQ (a) ORBi^AccA T AND A c c A con. 20 2 Borra X 5 53 Fig. 3.2 Diagrama de F l u j o de IRQ (b) Fig. 3-2 Diagrama de Flujo de IRQ . (c) De la EPROM (en forma indexada) 55 5-~ Se borra el registro índice. 6.- Se incrementa en uno el registro índice cada vez que - el valor de I1F"es uno lógico. 7 •- • Se coloca el valor que .se encuentra en el OR3 del PÍA en el acumulador A, -el b7 corresponde al valor de I_ _ . Ir 8.- Se chequea el valor del bit 7 si es uno lógico el pro- ceso regresa al bloque 6, permaneciendo en éste lazo hasta que el b?. cambie a cero lógico. 9-- . Se incrementa en uno el registro índice cada vez que - el valor de I p sea cero lógico. 10.- Se coloca en AccA el valor del ORB del PÍA. 11.-. Se chequea el valor del BIT 7, si es cero lógico el-- proceso regresa al bloque 9, mantenienvióse en éste lazo has-ta que el b? sea igual a uno lógico. 12.- Se divide para cuatro el valor-que se encuentra en el .- registro índice, éste valor como s'e mencionó es máximo 248 , • por lo que está contenido en el BYTE menos significativo del registro índice. 13-- . ••' . - ' Se almacena el B'fTE menos significativo del registro '- índice en el acumulador 14-- Se almacena la localidad 0B de la RAM el valor equiva lente a 270° (BAn ,.) . 16 15.- Se almacena en la localidad 0A¿ie la RAM el valor equi. valente a 90° (3E_,r) . 16 16.- Se almacena en la localidad IE de la RAM el valor de compensación de la diferencia de fase, valor que es igual al def as amiento producido .por el filt.ro (180 ) más el de fas a - miento producido por la punta de medición de corriente (W ) , siendo la compensación total Y de 180 + W ( en éste caso W= 0 , ya que en la lectura experimental se utiliza un SHUNT.) 17.- Se almacena en la localidad 1F de la RAM el valor F8 ^ 16 El proceso continúa en el bloque 29 común para 60 y 4/ÓJÓ HZ. Las operaciones que se realizan.del bloque 18 a 28 para el caso de 400 HZ son similares a las descritas en los bloques5 a 17, en el caso de 60 HZ 3 por lo que no se hace una des- cripción bloque por bloque. 29-- Se compara el valor del acumulador B (t91). con el de- fasamiento de compensación, si el resultado de ésta opera - ción es negativa, B<C 1E el proceso continúa en 32, en el caso de B ^ 1E en 31 - El algoritmo desarrollado para corregir la fase es el si - 57 guíente: a) Si Y+01^360° Se tiene Z = Y + 91_ Donde Z = def asamiento medido que se encuentra en el AccB Y = defasamiento de compensación, almacenado en la localidad 1E de la RAM. 01= " defasamiento real.,' Se obtiene : 01= b) Z-Y es- el caso en que Z-Y^.0 Si Y + 01 ^360° • ' Se tiene Y + Gl = 360°+ Z De donde se obtiene: 01= (360°-Y) 4- 2 es el caso en que Z-Y ¿- 0 Doñee: (360 -Y) = defasamiento de compensación en 30.- 1F. - - • Si Z-Y^0 se realiza la operación Z-Y y se coloca éste, valor en el acumulador B. 31.- • almacenado- ' .. • Si el valor, de Z-Y^103 la operación a realizarse es Z+ Y, éste.valor se almacena en el acumulador.B. En los bloques 32 a 52, por medio del valor que se encuentra- en el acumulador B se realiza la determinación del signo y el valor del coseno de Qlyalor que es colocado en la localidad 17 de la RAM, asignado para almacenar -el valor decimal del c_o seno de 91, el valor entero es almacenado en 18. En la locali. dad 0E de la RAM es almacenado el inverso del código siete segmentos del signo. Por medio de RTI se regresa al programa en-el punto donde seprodujo la interrupción, continuando con la ejecución.del mis_ mo. 3.L3-- DIAGRAMA DE FLUJO PARA -N-MI-(Fig. 3.3). Una vez que termina la conversión de I. se produce' la primera F , iniciándose el proceso de lectura de las 41 muestras deI él en la frecuencia de 60 HZ o de las 25 muestras d'e I_ F 1K F e I. eu 400HZ3 según sea la frecuencia de la red de alimenta . 1F — ción. 1.- Se chequea el valor del contador K; si su valor es cero quiere decir que la lectura de muestras terminó, regresan do al punto donde se produjo la interrupción, sin iniciar una nueva conversión, en caso de K £ 0 el proceso continúa en 2. 2.- Se chequea la frecuencia de trabajo, si es 60 HZ va al bloque 3, si es 400 HZ al bloque 17- 3.- Se.chequea el registro R; si R •= 0, la muestra leida co rresponde a l . si R £ 0 a I 4 u 11, respectivamente. .. continuando en los bloques 59 Fig. 3-3" Diagrama de Flujo para NMI 60 4*- Se inicia la conversión de una muestra análoga de I_ „ ;' Ir esta conversión se inicia dentro del lazo correspondiente a I , esto se explica ya que en el caso de 60 Hz las muestras de corriente se almacenan en forma alternada. 5.- Se cargan los valores que se encuentran almacenados en SH y SL en el MSB y LSB del registro índice respectiva - mente; inicialniente este valor es 002E. 6.- Se chuequea el valor del registro Q; con Q - 0 el proceso continúa en 7> con Q ¿ 0, .no se almacena el valor del I r y se continúa en 9. • 7.- Se almacena el valor de !„ en la dirección de la RAM que se encuentra en el registro .índice. 8.- Se incrementa en uno el valor de el registro SL. 9.- Se complementa el valor de el registro R s de esta formase asegura la alternatibilidad de I é l " . F 1F 10.- Se decrementa en uno el contador K, luego de lo cual utilizando la interrupción RTI se regresa al punto donde ee produjo NMI. 11.- Se inicia la conversión de ]_ . 12.- Se carga el registro índice con los valores de TH y TL, inicialmente éste valor es 0057• En 13, 14, 15, se realiza la misma función que la descrita - 61 para los bloques- 6, 7 y 8. 16.- Se complementa el valor del registro Q. El proceso continua en los bloques 9 y 10 ya descrito, regre sando entonces al punto del programa donde se produjo la interrupción . Como ya se mencionó este proceso se repite has ta que K = 0. El sistema 'utilizado para la lectura de las muestras en la frecuencia de 400 HZ difiere de el de 60 HZ, en que en estecaso no se alterna.ni la lectura ni el almacenamiento de las muestras de las corrientes; esto se.debe a que reducir aún más el número de muestras (25) que se puede tomar dentro deun ciclo, disminuye la precisión del cálculo de los valoresRMS de los corrientes, razón por la que se toman las mués - tras de !„ e I ,_, en dos ciclos consecutivos. F 1F 17-- Cuando el proceso se realiza para 400 HZ luego del blo_ que 2 se chequea el valor del registro R; si R = 0 con. tinúa en 18 (!„), si R ¿ 0 continúa en 25 (!.,„) 'F 1F 18.- Se inicia la conversión de un nuevo valor de I 19-- Se carga el registro índice con SH y SL. 20.- Se guarda I 21.-* Se incrementa en uno SL, valor que se carga en el LSB F en la memoria RAM. del registro índice. 62 22.- Se decre'menta en uno el contador M, el mismo que indi ca el número de muestras a tomarse de I F 23-- Se chequea el valor de M; si M ¿ 0 por medio de RTI regresa al punto del programa donde se produjo la interru£ ción NMI, si M = 0 continúa en el bloque 24.' 24-- Se complementa el valor del registro R, asegurando de esta forma que cuando termine la presente conversión se entre al lazo de I 1F . La conversión en proceso al momento co- rresponde a una muestra de I_ r 25-- Inicia la conversión de I 26.- Carga el registro índice con los valores almacenados en TH y TL. Inicialmente el valor almacenado será menor en uno que la dirección donde se inicia el bloque de I 1F , esto - se explica por la razón: mencionada en 24, almacenando por con siguiente la muestra 26 de I.-, en la localidad locali 56 r de la RAM ..; que no se utiliza" en el proceso de 400 HZ. 2?.~ Se almacena 1 en la memoria RAM, 1F 28.- Se incrementa en uno TL. 29-- Se decrementa uno el contador K. Cuando K es igual a c_e ro significa que terminó la lectura de Ip é I . Luego de este bloque se regresa al punto donde se produjo interrupción NMI en el programa. Este lazo se repite hasta la - 63 completar la lectura de I. '. 1F 3.1.4.- DIAGRAMA DE FLUJO PARA CALCULO DEHI2 (IF^e'llF2) Fig 3.4. Para elevar al cuadrade cada una de las muestras se considera simplemente como una multiplicación de . un número por si mismo, empleándose para la multiplicación el y sumar. ' algoritmo* de desplazar " M 0 0 0 0 1 1 1 0 m Multiplicando (M)- 14 R 0 0 0 0 0 0 0 0 Multiplicador ( m ) 1 4 S6 M 0 0 0 1 1 1 0 0 0 Lsb 1 R 0 0 0 0 0 0 0 0 Resultado ( R ) 196 M 0 0 1 1 1 0 0 0 1 R 0 0 0 1 1 1 0 0 * M 0 1 1 1 R 0 1 0 1 01 1 Msb R'l 1 0 0 0 1 0 El equivalente decimal se muestra con el- propósito de compa rar las dos operaciones; el resultado.es obtenido desplazando y sumando el multiplicando con el resultado anterior. Cuandoel BIT chequeado del multiplicador es cero, simplemente se desplaza a la izquierda el multiplicando. Si es uno se suma. el multiplicando al resultado sucesivo y luego se desplaza a la izquierda el multiplicando, una vez chequeados todos los .BITS del multiplicador termina la operación la respuesta es 64 Fig. 3.4 Diagrama de F l u j o para Cálculo de El A Borra . INDEX Borra 2B MSB del Mult (a) 65 *j Fig. 3-4 Diagrama de Flujo para Cálculo de £I. (b) Desplaza a la Isou. Muí {*) Con los paréntesis , se indica que se refiere al contenido de la localidad mencionada. Nota-.- La descripción de las localidades y registros mencionados en los diagramas de flujo se encuentra en 3*2'. 66 igual al último resultado sucesivo (R ). En este caso cada una de las muestras de corriente tiene unaextensión de 8 BITS, al elevar al cuadrado la misma alcanza una extensión máxima de 16 BITS., por lo que se hace necesa ria la utilización de dos BYTES de la RAM para almacenar es tos resultados parciales. Además se realiza en el mismo diagrama de fluj'o la suma de los cuadrados de las muestras de corriente. Se tiene un máximo de 41 sumas de números de 16 BITS de extensión, llegando a un re sultado que tiene un-máximo de 22 BITS, por lo que para almacenare! mismo se destina una extensión de 3 BYTES P 2 II- " y 3 BYTES para elzjr . r ' para el - 1F 3 - 1 - 5 . - DIAGRAMA DE' FLUJO PARA CALCULO DE NUI (!„ e I... ) * 1F Fig. 3.5-- El algoritmo utilizado para la obtención de la raíz cuadrada es el de restar sucesivamente la serie de números impares — (1, 3, 5 , 7 ...... 2n-l) del valor que se desea obtener la - raiz cuadrada, hasta que el resultado sea cero o un número negativo. El número de restas requeridas corresponde a la raiz cuadrada del número; en el caso de que el número no sea un cuadrado perfecto el resultado será un valor aproximado. Con el - fin de reducir el margen de error se realiza además la aproximación al inmediato superior o inferior, según sea el caso. Por ejemplo en la raiz cuadrada de 49 se tiene: 67 40 -7 33 -9 24 -11 13 49 1) - '4) —1 48 2) —3 5) 3) 45 —5 40 6) 7) 13 -13 0 -15 -15 En este ejemplo se puede observar que el número de substrae ciones necesarias para obtener 0 es siete, que corresponde ala raíz exacta de 49- El proceso de resta termina cuando se obtiene un resultado-, negativo; el último número restado,' es igual al doble más uno del valor de la raíz cuadrada (15-2X7+1), siendo éste elprocedimiento a utilizarse en este caso, evitando de esta •forma el tener que llevar la cuenta del número de substrae ciones. 2 Como ya se mencionó la longitud máxima de E1 es de 22 bits- con un valor decimal máximo de 2'666.025, la raíz cuadrada de éste número es 1.632,3, por lo que el máximo impar a restarse tiene un valor de 3-265, siendo necesario de 12 bits para la representación binaria de éste número. Para realizar el algoritmo de la aproximación se considera la última resta en el caso de tres raíces cuadradas de 36,42, 43, 49- 36 42 6 R -13 -13 -13 (6) - 7 43 7 -13 (6) 49. 0 -15 (7) Los valores que se encuentran entre paréntesis corresponden a la raíz cuadrada del número, sin considerar ninguna aproximación. Sumando algebraicamente S y R; si el resultado es un número negativo se aproxima al inmediato inferior, si de la suma se obtiene un número positivo se aproxima al inmediato superior. En el microprocesador los números negativos están exprésadoscomo complemento de dos de su valor positivo, por lo que la _q peración a realizarse es la suma de estos valores como se in-rdica a continuación: C S 000000000(0.) +R 0 1 1 1 1 0 0 1 1 (-13.,) Suma 0 1 1 1 1 0 0 1 1 -13 • P S 000000110(6.) +R 0 1 1 1 1 1 0 0 1 (-7-) 0 1 1 1 1 1 1 1 1-" -1 'S +R 0 0 0 0 . 0 0 1 1 1 (7.) 0 1 1 1 1 1 0 1 0 (-6) • 1 0 0 0 0 0 0 0 1 1 S +R 0 0 0 0 0 0 0 0 0 (0) 0' 1 1 1 1 0 0 0 1 (-15) 0 1 1 1 1 0 0 0 1 - 15. Desprendiéndose de las operaciones antes- indicadas que cuando el CARRY es 0 el resultado permanece igual, si c= 1 se incrementa en uno el resultado. 69 Fig. 3 - 5 Diagrama de F l u j o para Cálculo de NHI' divide para 2 resultado 70 3.1. 6.- DIAGRAMA DE FLUJO PARA CALCULO DE La división a realizarse es entre dos números binarios, con una extensión máxima de 1 2 BITS cada uno. Para realizar esta operación se emplea el algoritmo de .restas sucesivas. En el caso de la obtención del. entero del re- sultado, simplemente va restando ' \LZTI menos la \ÍHI , el número de restas que se puedan realizar sin OVERFLOW es el valor de la parte entera. Una vez que se produce el OVERFLOW la operación a seguir es la obtención del resultado decimal. En la figura 3-6rse presenta la división binaria de 1 5 para 11 . De esta operación se puede desprender que cuando el resultado de la resta del dividendo menos el divisor es un número negativo (C=l), se coloca un cero en el BIT menos significada del dividendo, para realizar la próxima resta, cuando 71 Fig. 3.6 Diagrama de F l u j o para Cálculo de\|lT t I Borra IB . 1F (entero) I IKC 1B T AccA-(21 v .ni;:r (a) 72 Fig. 3.6 Diagrama de Flujo para Cálculo de V no ,-'2 (b) 73 Fiq. 3 .6 (c) E j e m p l o de d i v i s i ó n binaria (C) CARRY ENTERO DIVIDENDO DIVISOR RESIDUO 1111 - 1011 . 0 1 0100—[ D E S P L A Z A - 1 01 1 / / 1 00000000 1 1 01 / N = 2 00000000 1001/ . indica que no alean; 1000-y DESPLAZA- 1011 / N = 1 DECIMAL 0 1 0000 - 1011 00101-7 DESPLAZA 00000001 1010-j D E S P L A Z A - 1011 / N = 3 1 1111/ 00000010 1 01 00 N = 4 . 0 ' 010017 DESPLAZA 00000101 •1 001 0 - 1011 N = 5 0 001 11 -.DESPLAZA 011 1110 - 1011 N = 6 0 0011-, D E S P L A Z A 00010111 0110-.DESPLAZA 1011 / N = 7 1 1011/ 001 01 1 1 0 1011 N = 0001 01011101 74 C = 1, se coloca en uno en el BIT menos significativo del re_ saltado y se hace un desplazamiento a la izquierda del residuo , repitiendo el proceso durante ocho veces, obteniéndoseel resultado binario de 1,01011101, , . Siendo su equi- valente decimal 1,36328125 valor que es aproximadamente igual a 1,3636 que 'es el resultado de dividir los valores decima les de 15 para 11. El valor que se coloca.cada vez en el BIT menos significativo, del resultado es el complemento de C por lo que en el proceso simplemente se entra C en este BIT, para finalmente complementar el decimal completo obteniendo de esta forma el resultado deseado. 3-1.7.- DIAGRAMA DE FLUJO PARA CALCULO DEL FACTOR DE POTENCIA EN BINARIO (Fig. 3-7) El producto a realizarse para la obtención del factor de po\ 2 7\ 2 tencia es de MCI / N E I 0 por el eos.91, estos valores 1F r constan de parte entera y parte decimal con las siguientes características: a) El coseno tiene parte entera, únicamente cuando su valor absoluto es 1, por lo que para fines de programación se- considera el coseno como un número decimal binario de 8 BITS. El caso de eos. 91=1 es tratado como up caso especial. b) \ /\ El valor de NZII^^/ \JHI puede ser considerado de ídén 1F' F — ticas características a las del coseno, pues como se — - menciono \\ Al 2 MUÍ., / MHI n r i , __ . 1F' 1F pero se desarrolla esta operación - 'como si este valor constara de parte entera y parte decimal. De esta forma si se obtiene un valor mayor a uno quiere — 75 Fig. 3-7 Diagrama de Flujo para Cálculo del Factor de Potencia en Binario, (a) D * 1 Borra 1^15,16 Borre Acc.A. y AccB 09 ^>N 76 Fig. 3.7 Diagrama de Flujo para Cálculo del Factor de Potencia en Binario, (b) 77 decir que hay algún problema de calibración en el sistema. El algoritmo utilizado es el de una multiplicación entre dos números enteros, en que el multiplicando (eos 91) es de 8 BITS y el multiplicador tiene un máximo de 9 BITS, con ps -' tas características se asigna para el resultado 3 BYTES — (24 BITS). Se considera tanto el coseno de 01 como a con ocho decimales cada uno, de esta forma en la ubicacióndel punto decimal se recorre 16 BITS a la izquierda. Así en el resultado obtenido un BYTE corresponde al entero y los dos BYTES menos significativos a 'los decimales. 3-1.8.- DIAGRAMA DE FLUJO'PARA CONVERTIR EL RESULTADO BINARIO DEL FACTOR DE POTENCIA EN UN VALOR BCD. (Fig. 3.8) Para el cálculo del valor BCD del factor de potencia, se to_ ma en cuenta únicamente los 8 primeros BITS binarios decima les, los cuales se encuentran en la localidad 15 de la RAM, siendo los valores BCD equivalentes de cada BIT los siguieri tes: b7 0,5 b6 0,25 b5 0,125 b4 0,0625 b3 0,03125. b2 0,015625 . bl b0 0,0078125 0,00390625 78 Fig. 3 - 8 Diagrama de Flujo para convertir el resultado del FP. a BCD. (a) egistro índice) no Carga AccA Indexado 0C AccA+( 1 T DAA(ajust 2 decimal) T INC X INC X Binario 79 Fig. 3.8 . . . Diagrama de Flujo para convertir el resultado Binario del FP. a BCD. (b) v Carga AccA DAA INC X no Carga MSB BCD en 15 Carga ^SB BCD en 10 Carga 3SB BCD en 10 En el proceso se utiliza los 4 dígitos más significativos de los decimales, valores que son almacenados permanentemente en la EPROM en las localidades FF84 a FF93 en la siguiente forma: FF84 39 FF88 56 FF8C 25 FF90 00 FF85 00 FF89 01 FF8D 06 FF91 25 FF86 78 FF8A 12 FF8E 50 FF92 00 FF8? 00 FF8B 03 FF8F 12 FF93 50 Para el cálculo del valor BCD equivalente al MSB decimal del factor de potencia simplemente se realiza la suma de los valores correspondientes a cada BIT que tenga el valor uñó. Por ejemplo si b<¿ y bl son uno lógico se_suma 0039 + 0078, de el resultado 0117 se almacenan los tres dígitos BCD más significativos en las localidades de la RAM 14, 12 y 10 correspondiendo 14 al dígito más significativo y 10 al menos significa tivo. El microprocesador 6802 dispone de la instrucción DAA que perrrü te realizar la suma de números BCD. 3.1.9.- DIAGRAMA DE FLUJO PARA COLOCAR EN EL DISPLAY EL FACTOR DE POTENCIA (Fig. 3-9) Como se mencionó en el capítulo 2.11 el PÍA se encarga del MULTIPLEX1NG de los cinco DISPLAYS. En un sector de la EPROM se encuentran almacenados los códigos, siete segmentos de cada uno de los caracteres a ser co- 81 Fig. 3-9 Diagrama de Flujo para colocar en el DISPLAY el FP. ( -H 1 T Borra AccA AccAtrAccA T O no AccB^AccA ANDA con EF Regresa al inicio del programa. 1 ANDA con F? 82 Fig. 3-9 Diagrama de Flujo para colocar en el DISPLAY el FP. ( Carg-a AccA Indexado ¿ Borra AccA INC AccA no 83 locados en el DISPLAY. El sector de la EPROM asignado es — FF00 a FF0B,los valores que se encuentran almacenados en la misma son el complemento de los códigos siete segmentos respectivos, como se muestra a continuación, (estos valores van al DISPLAY a través de inversores) Dirección BCD Código P.D. FF00 FF01 FF02 FF03 FF04 FF05 FF06 FF07 FF08 FF09 FF0A FF0B 1 2 3 4 5 6 7 1. 0 0 0 0 0 0 0 0 0 0 1 1 . 7 segmentos G F 0 0 1 1 1 1 1 0 .1 1 0 0 1 0 0 0 1 1 1 0 1 1 1 0 E D 1 0 1 0 0 0. 1 0 1 0 1 0 Valor almacenado C B ' A 1 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 . 1 0 1 1 1 0 1 1 1 1 1 1 0 0 1' 1 1 1 1 1 0 1 1 0 1 0 1 1 1 .' 1 0 C0 F9 A4 B0 - 99 92 83 F8 80 98 40 79 El valor actual del factor de potencia se presenta en el — DISPLAY durante 2,3 segundos, luego de lo cual se regresa a realizar una nueva medición del factor de potencia, reinicián dose el proceso en el bloque cuatro del diagrama de flujo —- 3-1.1- (Fig. 3.1) 3-2.--DISTRIBUCIÓN DE LA RAM.- Los 128 BYTES disponibles en el interior del 6802, se asignan como se muestra en la tabla a continuación. Algunas localidades se las emplea almacenando'diferentes datos durante el pro ceso de cálculo. 84 DIRECCIÓN NEM 00 D R E S C R I P C I Ó N Registro u t i l i z a d o para almacenar y seleccip_ nar IF ó I1F 01 SH MSB del registro índice en el caso de IF 02 SL LSB del registro índice para IF 03 TH MSB.del registro índice para I1F 04 TL LSB dei registro índice para I1F 05 Q ÓM Q, utilizado en 60 HZ para reconocer IF ó I1F M como contador en 400 HZ. 06 • K Contador del número de NMI para 60 HZ 07 Sp-6 08 Sp-5 09 Sp-4 localidades asignadas para almacenar el cont_a 0A Sp-3 0B Sp-2 0C Sp-1 0D Sp 0E ce y condición de las FLAGS cuando se produce .^ una .interrupción Signo del coseno . 0F 10 • 11 dor de programa, Acc A, Acc B, Registro índi- • FF . . ' Tercer dígito BCD del factor de Potencia ' - FF .. 12 _ Segundo dígito BCD del Fp 13 FF . - .. 85 14 LSB decimal del Fp o primer dígito BCD del Fp 15 MSB decimal del Fp o 16 Entero binario del Fp o entero BCD del Fp 17 Coseno 91 (decimal) 18 Coseno 91 19 N 1A IB FF v 16 (entero) Contador utilizado en diferentes partes del proceso Resultado Decimal de \]llF/ \11F o equivalente a 90° . \ 2/ \ 2 \|I1F/ \|IF o equivalente a Resultado entero de 270° 1C \ 2 7 2 MSB d e M U I F ( I F o í l F ) o MSB del registro índice ( I R Q ) ID \ 2 LSB de NÚ I ( IF o J 1 F ) o LSB del registro índice (IRQ) 1E 2SB de Ni I ( I F o l l F ) o def asamiento de filtro (400 HZ ó 60 HZ) N --\F o Equivalente a 360°- defasamiento - filtro 20 . MSB de \ 111 F 21 MSB de \ I IF 22 MSB de \I ÍF 23 H 2 2 Registro utilizado para distinguir si el proceso de cálculo es para 60 HZ ó 400 HZ 24 No se utiliza 25 Multiplicador del ZIF2 ó del I I1F 26 LSB de I I F 2 27 2SB áe I I1F2 MSB delUF 2 .2 L S B - delIF' 2 M'SB LSB. del multiplicando delZIF 2 ó delIlF2 MSB del. multiplicando delECF •Muestras leídas de- IF Muestras leídas de I1F 7F ó delllF 87 C A P I T U L O IV 4-- EXPERIMENTACIÓN Y RESULTADOS 4.1--PROCEDIMIENTO La construcción del medidor digital del factor de potencia se realiza en una tarjeta con perforaciones, utilizando la- técnica de "VIRE WRAP". Cada bloque circuital de la parte análoga se arma, calibra y prueba por separado, ajustándose el valor de los elementos pasivos a valores standard. La fuente de alimentación se monta en una tarjeta de circuito impreso. Una vez comprobado el perfecto funcionamiento de cada una de las partes análogas, se arma el circuito completo de acuerdo al diagrama de bloques que se muestra en el capitulo 2.1.Com probándose en forma conjunta el funcionamiento de las partes análoga y digital, en este punto se realizan nuevos ajustes. 4-2.- CONSTRUCCIÓN DE LA PARTE ANÁLOGA.- 4-2.1.- FILTROS DE 60 y 400 HZ 4-2.1.1.- FILTRO DE 60 HZ El f i l t r o de 60 HZ es construido de acuerdo al diagrama de - la figura 2.2. En el caso de las resistencias R5 y R6 , se varia experimenta^ mente el valor de las mismas, para conseguir que la frecuen cía £$ sea igual a 60 HZ. Por medio del potenciómetro Pot . 1sedeja la posibilidad de realizar el ajuste de fs¿ en el casode cambio de la frecuencia de la linea ó de un corrimiento en el filtro. Para obtener la ganancia igual a la unidad y el ancho de banda cercano a los 2HZ en forma experimental, se encontró que el valor óptimo para Rl y R2 es de 5,6 M.Q Los valores utilizados para este filtro son los siguientes: Rl = 5,6 MX2. • R2 = (1) R3 = 1 M .0. R4 = 1 M_O. R5 - 2 } 13 M - n d . S M G +330 K£2 ) R6 = 2,19 M.Q ( l , 8 M Q + 3 9 0 KC1 ) . R7 = R8 = Pot.l= 2 , 2 MX2 2,2 Potenciómetro de 100 Cl = 1000 pF C2 = 1000 pF (1) Como ya se mencionó en el diseño del filtro, esta resisteri cía es reemplazada con un circuito 1, el mismo que se compone de dos resistencias RY y RZ y un potenciómetro RX. 89 RY = 100 K£2 RZ = 100 K^2 RX = Potenciómetro de 2 K_Q. Por medio de RX -se ajusta la ganancia del filtro en un valor igual a la unidad. El integrado utilizado es el LM324, que consta de cuatro amplificadores operacionales independientes, y tiene una co - rriente de polarización pequeña y compensada para cambios de temperatura é internamente compensado en frecuencia para ganancia de uno. El voltaje máximo de salida del filtro es de siete voltios pico a pico, que corresponde a la amplitud máxima permitidade la componente fundamental de la corriente. 4.2.1.2- FILTRO DE 400 HZ. El filtro de 400 HZ es construido con iguales característi cas que en el caso de 60 HZ. De la misma forma se ajustan los valores de R5', R6' y de Rl', R2', con el fin de conseguir f0 de 400 HZ y ganancia igual a la unidad. Los valores utilizados para los elementos de éste filtro presentan a continuación: se 90 Rl ' = 1 . 6M n R2 1 = (2) R3 1 = 270 K-0. R41 = 270 K£l R5 1 - 1,216 MCI (3) R6' = 1,2 MCI Potl'= Potenciómetro de 100 KQ Cl 1 = 330 PF C2' = 330 PF ~í 2)R2 ' es reemplazado con un circuito T en el que : RZ1 = 50 KQ RY< = 50 K_a . RX 1 = Potenciómetro de 2K.C1 (3) Para conseguir el valor de R5 ' , se conectan en serie unaresistencia de 1 , 2 KQ y un potenciómetro de 20 K.Qajustado al valor de 16 4-2.2.- DETECTOR DE CRUCE POR CERO-- Como ya semencionó en 2.5-2 los dos detectores de cero utiliz_a dos en el sistema se construyen con idénticas características. El integrado utilizado es el LM747 que' consta de dos amplifi cadores operacionales 741, por lo que se emplea un solo inte grado para la construcción de los dos detectores de cruce de cero . Los elementos utilizados en cada uno de los detectores de cruce. por cero son los siguientes: 91 R7 = 12K.Í1 R8 = 470 K.O.-' " R9 = 12 K_C7 DI = 1N456 Para una señal de'entrada mayor a cero, se tiene a la salidadel-detector un voltaje DC- igual a 3,5. voltios y voltaje nega tivo de -0,7 VDC para' entradas menores a cero.- Como el valor leído en el sistema es la diferencia de tiempoentre las transiciones positivas del detector de cruce de cero de voltaje con el de corriente de la fundamental y conocien do que la histéresis de los dos detectores es aproximadamente la misma, el error en la lectura de esta diferencia de tiempo es mínimo. 4-2.3.- RECTIFICADOR DE PRECISIÓN DE ONDA COMPLETA.- Los dos rectificadores empleados en el sistema se construyende acuerdo con el diagrama de la figura 2.5- El integrado utilizado es el LM324, empleándose un integradopara cada rectificador con el fin de evitar problemas de rui do, quedando por tanto en cada uno lib'res dos operac.i'onales. Debo anotar que la razón para no utilizar el LM747 que dispone de 2 operacionales 741, es que éste se satura en voltajesalrededor de 2,3 voltios, discrepando de las caracter.ísticasentregad'as por el fabricante. • Los valores empleados para los elementos-pasivos de los dos - 92 rectificadores son los siguientes: R10 = 15KX2 + 2% Rll = 15Kja + 2% R12 = 15K.C2. + 2% R13 = ' 15K.C2 + 2% R14 = Potenciómetro de 10K-Q. R15 = 8,2KQj- 5% R16 = 3,9KC1-+ 5% Fot 2 = Potenciómetro de 5K.Q. 02^3= diodo de SWITCHING 1N4154 Las resistencias utilizadas en los rectificadores -deben ser de precisión, los valores que se encontraron son resistencias de 15KQ con un 2% de precisión, razón por la que difiere délos valores calculados en el diseño., sinembargo el funciona miento del circuito está dentro de los requerimientos del sis_ tema. Las resistencias R5 y R8 son, potenciómetros que dan la capac_i dad de calibración al circuito '. El voltaje máximo que acepta este circuito a la entrada es de -f 3 - 5 voltios pico. 4.3-- CONSTRUCCIÓN DE LA PARTE DIGITAL.- Utilizando la misma técnica de "VIRE V/RAP" que para la parte_ 93 análoga y sobre la misma tarjeta se realiza simplemente el-' acoplamiento de los diferentes circuitos digitales descri - tos en el capitulo 2. Esta sección no necesita de ajuste alguno por lo que es necesario simplemente conectar a la parte análoga para comprobar su funcionamiento. El único inconveniente surge en el funcionamiento del conver_ sor A/D, pues al tener conectadas las entradas START Y ALE , el microprocesador no dispone del tiempo necesario para en tregar la dirección de la entrada del A/D a ser utilizada an tes de que se inicie la conversión, razón por la cual se emplearon las compuertas sobrantes de los integrados utiliza dos en el medidor, para producir un retraso entre las seña les de ALE y START. 4-4.- RESULTADOS.- Para la comprobación del funcionamiento del-medidor se diseña y construye un circuito de control de fase de onba completa simétrico como se muestra en la figura 4-3SHUNT CARGA 7~ CONTROL k -• D4 Fig. 4-3-- Control de fase de onda completa simétrico 94 Las mediciones se realizan para cargas resistivas y resistí^vo-inductivas, tomándose éstas últimas para ángulos de defasamiento (0) entre voltaje y corriente de 15 , 30 y 45 . Debido a limitaciones de laboratorio estas mediciones se re_a lizan para corrientes relativamente bajas (uno a tres ampe ríos), se toman las muestras por medio de una resistencia en serie con la carga, obteniéndose un voltaje proporcional a la corriente en circulación. El procedimiento empleado en la medición es el siguiente: a) Se coloca el interruptor de 60 HZ/400 HZ de acuerdo a la frecuencia de trabajo, e igualmente por limitaciones• de laboratorio se las realiza únicamente para 60 HZ. b) Colocar el interruptor de Med/Cal. en la posición de ca libración; c) Colocar el interruptor Fp/cos. 9 en la posición de eos 9 d) Ajustar el potenciómetro de control de frecuencia hasta obtener en el DISPLAY el valor de uno; e) Colocar el interruptor de Fp/cos 9 en la posición de factor de potencia; f) Ajustar el potenciómetro de control de ganancia hasta o_b tener en el DISPLAY el valor de uno; g) Colocar el interruptor de Med/cal en la posición de 95 medición, obteniéndose en el DISPLAY el valor del factor de potencia para las diferentes cargas y ángulos de disparo ( <X ) del circuito de control de fase de onda completa. Este procedimiento es seguido para-cada una de las cargas, los resultados asi obtenidos se muestran en las tablas 4-1 a 4-4 en las cuales se presenta: a) El ángulo o¿ de disparo del circuito de control de fase- •b) El factor de potencia medido siguiendo el procedimiento antes, descrito c) El factor de potencia calculado, valores que se los obtuvo de la referencia (3) d) El error resultante entre el factor de potencia medido y el calculado, valor que es obtenido con la siguiente fórmula: Error = Fp medido-Fp calculado Fp calculado Nota: En el caso de las cargas resistivo inductivas el valor de 0 indicado en cada una de las tablas es el de_ fasamiento inicial entre el voltaje y la corriente. T A B L A CARGA / (exo )x . N o . 4-1 RESISTIVA fp; fp medido . calculado Error % 30 ' 0,984 0,987 40 0,980 0,970 1 ,03 50 0/960 0,942 . 1 ,91 60 .0,941 0,900 4,55 70 '0,914 -0,850 7 '5 80 . . •- 0,3 0,882 • 0,785 90 0,656 0,707 - 7,2 100 0,597 0,632 . • - 5,53 110 0,515 0,540 - 4,62 1 20 0,476 ' 0,450 5,77 130 0,310 0,350 - 1 1 ; 42 140 0,199 0 , 241 - 17,01 150 03093 0,172 - 45393 ' ' 12,35 97 T A B L A No.- 4.2 Carga R-L 9=15° (°) fp medido OC 30 . . 0 , 941 - : Error % ' fp • 'calculado ' 0.950 40 0,914 0.925 50 0,906 0:888. 60 • 0,871 . 70 - 0,94 . - ' . • -1,18 2,02 . 0-841 3356 .0,816 0.780 4,61 80 0,656 . 0.711 - 7,53 90 0,585. 0.633 ' . . - 7,58' 100 0,511- • 0.548 .-' 6 , 7 5 110 0 , 41 0 0,456 -10,08 1 20 0,3250 0.365 130 ' 0,21 8 0.275 -20,72 • 140 0,117 0.183" -36,06' ... -12,32 98 T A B L A N o . 4-3 Carga R-L 9 = 30° ' (°)o< fp medido fP calculado 30° 0:860 0,866 - 0,69 40° 03832 0,841 - 1,07 50° . 0,789- 0,800 - 1 ,37 60° 0,753 0,748 0,66 70° 0,656 0,685 80° o 0,566 0,619 ' - 8,56 0,507 0,54T - 6,28 100° 0,425 0,460 - 7 = 60 110° 0,355 0,370 - 4,05 120° 0,246 0,290 -15,75 130° 0,148 0,21 2. -30,1 8 Error % ' - 4,23 . ' 99 T A B L A N o . 4.4 Carga R-L w 0 = 45 O Error fp calculado ex: medido 45° 0,703 0,707 - 0,56 50° 0,679 0/690 - 1 ,59 60° 0,628 0,641 - 2,02 70° 0,589 0,579 1 372 80° 0,503 0,516 - 2,56 90 0,484 0 , 444 9,00 100 0,410 0,370 8,10 110 0,332 0,295 12,54 120 0,261 0,225 130 0,148 0,161 - 8,07 140 0,066 •0,097 • -31 , 9 5 • 16,00 100 CONCLUSIONES Y RECOMENDACIONES.' El sistema construido se puede considerar como una primera aproximación en la obtención de un medidor digital del factor de potencia en circuitos con ondas de corriente dis torsionadas. En la comprobación del sistema se observan variaciones en — las lecturas del factor de potencia, producidas por pequeñas variaciones en la ganancia y la frecuencia central de paso del filtro, razón por la cual es necesario en un futuro pro- yecto, el diseño -de un filtro más sofisticado que disponga de control automático de ganancia, de la frecuencia centralde paso y que además permanezca estable en el tiempo. De las tablas 4-1 a 4-4 en el capítulo anterior, se puede desprender que la precisión en la obtención del factor - de - potencia disminuye conforme aumenta el ángulo de disparo, es_ to se explica debido a que el valor RMS de las corrientes se obtiene en base a muestras tomadas durante un ciclo, númeroque como ya se' mencionó en capítulos anteriores es de 41 para el caso de 60 HZ, siendo el caso que conforme aumenta elángulo de disparo del circuito de control de fase disminuyeel número de muestras tomadas para el cálculo del valor RMS, Se debe anotar por otro lado que la precisión de las me.dicio_ nes se encuentra afectado también por el circuito de control 101 de fase, el mismo, que no tiene un ángulo de disparo constante en el tiempo. ' El número de muestras está determinado por la velocidad de conversión del A/D que en el presente sistema es de 100 ¿¿seg, pudiéndose entonces mejorar la•precisión empleando un conversor -más rápido debiendo anotarse únicamente que en este casodeberá ser ampliada la capacidad de memoria RAM del sistema , ya que al momento la misma es de 128 BYTES (cada muestra ocupa un .BYTE) . . .El HARDWARE ha sido diseñado de forma que el sistema sea fá -. cilmente ampliado o utilizado inclusive en- otras funciones, _a demás de el de medición, como podría ser el 'control del-fac tor de potencia, variando únicamente el SOFTWARE del mismo , disponiéndose además de un PÍA que puede conectar al sistemacon el inundo exterior, tanto para entregar como para recibirinf orrnación, funciones que son controlables vi a SOFTWARE en el curso del programa, ya que como característica importante.del PÍA es el de ser programable. Vale la pena mencionar que uno de los problemas encontrados en la construcción del sistema es 'el costo y la obtención délos elementos, que como se mencionó por ejemplo, la precisión puede ser mejorada con un conversor A/D más rápido, incremen-to en velocidad que implica un incrementó en el costo del mi_s mo, debiendo anotarse además que la dificultad de conseguir.los elementos, especialmente aquellos de aplicación e.specíf ica disminuye la posibilidad de elección de los mismos. El costo de los diferentes elementos utilizados, se muestra "en la tabla 5-1 - • . • 1 02 NUMERO D E S C R I P C I Ó N VALOR (SUCRES) 1 Microprocesador 6802 1 Memoria EPROM 2758 1 Conversor A/D AD'C$8$9 1 PÍA 4 CHIPS Operacionales LM324 1 'CHIP operacional LM747 25 1 Arreglo transistores CAS081 60 6 CHIPS compuertas FLIPFLOP Decodificador 70 2 500 250 . 160 6821 250 120 "Reguladores LM309, LM32JZÍ 1 Cristal CY357 5 DISPLAY MAN 3640 2 Transformadores 1 Tarjeta perforada - . - . 120 80 . . 150 400 . 400 Potenciómetros-SOCKETS, SWITCHS, RESI_S TENCIAS, DIODOS, etc. 1.000 T O TA L- 3.280 TABLA 5.1.^ Costo de los elementos utilizados en el sistema, 103 A N E X O N o .1 DESARROLLO DEL PROGRAMA LOCAL. INSTRUCCIÓN NEMONICO PROCESO DE INICIALIZACION 001 FC00 0F 002 FC01 8E 000D 003 FC04 86 FF LDAA 004 FC06 B7 8000 STAA 005 FC09 86 1F LDAA 006 FC0B B7 8002 STAA 007 FC0E 86 04 LDAA 008 FC10 B7 8001 STAA . 009' FC13 B7 8003 STAA # . - SEI LDS HABILITA IRQ 010 FC16 0E CLI 011 FC17 3E WAlT 012 .FC18 0F SET LECTURA DE I]_e I1F CLRÁ 013 FC19 4F 014 FC1A 37 015 FC1D 97 FC1F - 97 01 STAA 017 FC21 97 03 STAA 018 FC23 86 2E LDAA 019 FC25 97 02 STAA 020 FC27 86 57 LDAA 021 FC29 F6 8002 LDAB 016 - STAA A000 . 00 ... STAA 022 FC2C C4 40 ANDB 023 FC2E 26 0B BNE 024 FC30 97 04 STAA 025 FC32 86 A4 LDAA. 026 FC34 97 06 STAA 027 FC36 4F 028 FC37 97 05 STAA 029 FC39 20 0B BRA 030 FC3B 4A 031 FC3C 97 04 STAA 032 FC3E 86 1A LDAA 033 FC40 97 06 STAA 034 FC42 4A 035 FC43 97 • CALCULO CLRA DECA DECA 05 .DE I-I STAA 2 037 FC46 97 23 STAA 038 . FC48 97 26 STAA 039 FC4A 97 27 STAA 040 FC4C 97 28 STAA 041 FC4E 97 29 STAA 042 FC50 97 2A STAA 043 FC52 97 2B STAA 044 FC54 3E 2B STAA 045 FC55 CE 0000' LDX 046 FC58 Fó 8002 LDAB 047 048 FC5B C4 40 ANDB FC5D 26 06 BNE 049 FC5F 86 29 LDAA 050 FC61 19 STAA 051 FC63 97 20 04 BRA 105 052 FC65 86 19 LDAA 053 FC67 97 19 STAA 054 FC69 4F 055 FC6A 97 2C STAA 056 FC6C 97 2D STAA 057 FC6E D6 23 LDAB 058 FC70 • 26 04 BNE 059 FC72 ' A6 2E LDAA 060 .FC74 • '20 061 . FC76 A6 57 LDAA 062 FC78 97 - 25 STAA 063 FC7A 97 2C STAA 064 FC7C 96 25 LDAA 065 FC7E 27 35 BEQ 066 FC80 74 - 0025 LSR 067 FC83 24 28 BCC 068 FC85 D6 23 LDAB 069 FC87 26 13 BNE 0723 • FC89 96 ' 29 LDAA 071 FC8B 9B 2G ADDA 072 FC80 • D6 2A LDAB 073 FC8F D9 2D ADCB 074 FC91 97 29 STAA 075' FC93 D7 2A STAB 076 FC95 24 16 ..BCC 077 078 FC97 7C 002B INC FC9A 20 11 BRA 079 FC9C 96 26 LDAA 080 FC9E 9B 2C • ADDA 081 FCA0 D6 27 LDAB CIRA " ' 02 .BRA 106 082 FCA2 D9 2D ADDCB 083 FCA4 97 26 STAA 084 FCA6 D7 27 STAB 085 FCA8 24 03 BCC 086 FCAA 7C 0028 INC 087 ' FCAD 78 002C ASL 088 FCB0 79 002D ROL 089 FCB3 20 C7 BRA 090 FCB5 7A 0019 DEC 091 FCB8 03 BEQ 092 FCBA 08 093 FCBB 20 AC BRA 094 FCBD 73 0023 COM .095 FCC0 26 93 BNE y ? 096 T . • • _ ' - - 2y INX PROCESO PARA CALCULAR N£ I2 097 FCC2 4F 098 FCC3 . 97 ID STAA 099 FCC5 97 1E STAA 100 FCC7 7.D 0023 TST 101 FCCA 26 0A BNE 102 FCCC 96' 2B LDAA 103 FCCE 97 1C STAA 104 FCD0 96 29 LDAA 105 FCD2 D6 2A LDAB FCD4 - 20 08 BRA 107 FCD6 96 28 LDAA 108 FCD8 97 1C STA 109 FCDA 96 26 LDAA 110 FCDC D6 27 LDAB 111 FCDE 7C 106 s • . CIRA 001D- INC 107 na FCF1 90 ID 113 FCE3 D2 1E SUBCB 114 FCE5 25 0A BCS ' 115 FCE7 7C 001D INC_ 116 FCEA 26 F2 BNE 117 FCEC 7C ' 001E INC 118 FCEF 20 E3 119 FCF1 7A 001C DEC 120 •FCF4 2A >1 BPL 121 FCF6 74 001E LSR 122 FCF9 76 001D ROR 123 FCFC 9B ID ADDA 124 FCFE D9 1E ADCB 125 FD00 24 08 BCC' 126 FD02 7C 001D INC 12? FD05 26 03 BNE 128 FD07 7C ,001E_ INC 129 FD0A 96 ID . LDAA . 130 FD0C D6 1E LDAB 131 FD0E 7D 132 FD11 26 09 BNE 133 FD13 97 21 STAA 134 FD15 D7 22 STAB 135 FD17 73 0023 136 FD1A 20 A6 137 - FD1C 97 1F STAA FD1E 20 .STAB 138 . - 139 FD20 . ^7 7F 140 FD23 90 141 . FD25 D2 - SUBA - BRA TST 0023' 001B ' '• . COM BRA CIR . 21 SUBA 22 • SUBCB 108 142 FD27 25 09 BCS 143 FD29 97 1F STAA 144 FD2B D7 20 STAB 145 146 FD2D 7C 001B INC FD30 20 Fl BRA 147 FD32 86 08 LDAA 148 FD34 97 19 STAA 149 FD36 96 1F LDAA 150 i?D38 D6 20 LDAB 151 FD3A . 48 ASLA 152 FD3B 59 ROLB 153 FD3C 97 1F STAA 154- FD3E 07 20' STAB 155 FD40 90 21 SUBA 156 FD42 D2 22 SUBCB 157 158 FD44 26 04 BNE FD46 97 • 1F 159 FD48 D7 20 160 FD4A 79 161 FD4D 162 163 STAA STBB . 001A ' ROL •7A 0019 DEC FD50 26 E4 BNE FD52 73 001A COM CALCULO DEL FACTOR DE POTENCIA 164 FD55 4F 165 FD56 97 14 STAA 166 FD58 97 15 STAA 167 FD5A 97 16 STAA 168 FD5C 7D 0018 TST 169 FD5F 27 0A BEQ 170 FD61 96 IB LDAA . CIRA (BINARIO) 109 171 FD63 D6 1A LDAB 172 FD65 97 16 STAA 173 FD67 D? 15 STAB 174 FD69 20 3B BRA 175 FD6B 7D 0017 TST 176 FD6E 27 177 FD70 7D 001B TST 178 FD73 26 05 BNE FD75 7D 001A TST 180 FD78' 27 2C BEQ 181 FD7A 96 17 LDAA 182 FD7C 97 14 STAA 183 FD7E 4F 184 FD7F C6 09 LDAB 185 FD81 D? 19 STAB 186 FD83 5F 187 FD84 74 001B LSR 188 FD87 76 001A ROR 189 FD8A 24 09 BCC 190 FD8C 9B 14 ADDA 191 FD8E D9 15 ADDCB 192 FD90 24 03 BCC 193 FD92 7C 0016 INC 194 FD95 7A 0019 195 FD98 27 08 BEQ 196 FD9A 78 0014 ASL 197 FD9D 79 0015 ROL 198 FDA0 20 E2 BRA 199 FDA2 97 14 STAA 200 FDA4 D? 15 STAB 179 • 36- BEQ CLRA CIRB . DEC CONVERSIÓN DEL FP BINARIO EN BCD 110 201 FDA6 4F 202 FDA7 97 11 STAA 203 FDA9 97 ' 12 STAA 204 FDAB . 13 STAA 205 FDAD ' 97 CE FF84 206 FDB0 D6 15 207 FDB2 54 208 FDB3 24 • 11 209 FDB5 A6 00 LDAA 210 FDB7 ,9B 11 ADDA 211 FDB9 19 212 FDBA 97 213 FDBC 08 214 FDBD A6 00 LDAA 215 FDBF 99 12 ADCA 216 FDC1 19 21? FDC2 97 12 STAA 218 FDC4 20 01 BRA 219 FDC6 08 INCX 220 FDC7 08 INCX 221 FDC8 5D TSTB 222 FDC9 26 E7 ENE 223 FDCB 96 12 LDAA 224 FDCD 16 225 FDCE 84 0F ANDA 226 FDD0 97 12 STAA 227 FDD2 C4 F0 ANDB 228 FDD4 86 04 LDAA 229 FDD6 97 19 STAA 230 FDD8 96 11 LDAA CIRA LDX LDAB LSRB BCC DAA 11 STAA INCX DAA TAB 231 FDDA 44 LSRA 232 FDDB 54 .LSRB 233 FDDC 7A !3019 234 FDDF 26 F9 BNE 235 FDE1 97 10 STAA 236 FDE3 D7 14. STAB 237 FDE5 86 FF LDAA 238 FDE7 97 11 STAA 239 FDE9 97 13 STAA 240 FDEB 97 15 STAA 241 FDED 97 0F STAA DECN RUTINA PARA HACER DISPLAY DEL FACTOR DE POTENCIA 242 FDEF 96 16 LDAA 243 FDF1 8B 0A ADDA 244 FDF3 97 16 STAA 245 FDF5 C6 20 LDAB 246- FDF7 4F CL.RA FDF8 43 COMA 248 FDF9 B7 249 FDFC 54 250 FDFD 26 08 BNE 251 FDFF 7C 0019 INC 252 FE02 26 Fl_ BNE 253 FE04 7E FC00 JMP 254 FE07 F7 8002 STAB 255 FE0A 17 256 FE0B 84 EF ANDA 257 FE0D 26 04 BNE 258 FE0F 96 0E LDAA 259 FE11 20 1C BRA 247 ' • 8000 STAA LSRB TBA 112 F7 ANDA 04 BNE DE 15 LDX FE19 20 12 BRA 264 FE1B 84 .FB ANDA 265 FE1D 26 04 BNE 266 FEIF DE !3 LDX 267 FE21 • 20 0A BRA 260 FE13 84 261 FE15 26 262 FE17 263 • 268 .FE23 • ' 84 269 FE25 26 04 BNE 270 FE27 DE 11 LDX 271 FE29 20 .02 BRA 272 FE2B DE 0F LDX 273 FE2D A6 00 LDAA 1 8000 ' FD ANDA ' 274 FE2F B7 275 ' FE32 4F CIRA 276 FE33 4C INCA 277 FE34 26 FD BNE 278 FE36 20 C0 . BRA 279 FE38 96 06 LDAA 280 FE3A- 27 65 BEQ 281 FE3C B6 8002 LDAA 282 FE3F 84 •40 ANDA 283 FE41 26 34 284 FE43 D6 00 ..LDAB 285 FE45 26 14 'BNE FE47 5C FE48 F7 A000 287 FE4B DE 01 288 FE4D D6 286 . STAA BNE ' INCB - .05 STAB - LDX LDAB . 113 ' 289 FE4F 26 290 FE51 B6 A000 LDAA 291 FE54 A7 ' 00 STAA1 292 FE56 7C 0002 INC 293 FE59 20 15 BRA FE5B 53 294 FESC F7 A000 295 FE5F . DE 03 296 FE61 . D6 297 FE63 26 08 298 FE65 B6 A000 299 FE68 A7 00 300 FE6A 7C 0004 INC 301 - FE6D 73 0005 COM 302 .FE70 73 0000 COM 303 .FE73 7A 0006 DEC FE76 3B 305 FE77 96 0'0 LDAA 306 FE79 26 16 BNE ' 307 FE7B B7 A000 STAA 308 FE7E . DE 01 309 FE80 B6 A000 310 FE83 A7 -00 311 FE85 7C 0002 . 312 FE88 7A 0005 DEG 313 FE8B 26 03 BNE 314 FE8D 73 0000 COM 315 FE90 3B .316 FE91 B7 A000 • STAA 317 FE94 DE 03 LDX- 304 . - 1F BNE COMB • STAB LDX LDAB' . 05 BNE LDAA STAA1 RTI LDX LDAA STAA1 ' INC • ' ' RTI • 318 FE96 B6 A000 LDAA 319 FE99 A7 00 STAA 320 FE9B 7C 0004 INC 321 FE9E 7A 0006 DEC 322 FEA1 3B 323 . FEA2 B6 8002 LDAA 324 FEA5 84 20 ANDA 325 FEA7 27 F9 BEQ 326 FEA9 . B6 8002 LDAA 327 FEAC 84 40 ANDA 328 FEAE 27 17 BEQ 329 FEB0 5F CIRB 330 FEB1 5C INCB 331 FEB2 B6 8002 332 FEB5 2B FA 333. FEB7 5C 334 FEB8 B6 8002 335 FEBB 2A FA BPL 336 FEBD 86 A8 LDAA 337 338 FEBF 97 IB STAA FEC1 86 38 LDAA 339 FEC3 97 1A STAA 340 FEC5 86 70 LDAA 341 342 FEC7 1E STAA FEC9 97 86 70 LDAA -343 FECB 97 1F STAA 344 FECD 20 2D BRA 345 FECF ' CE 0000 LDX 346 FED2 08 347 FED3 D6 00 LDAB 348 FED5 B6 ' '8002 LDAA RTI LDAA BMI INCB . LDAA INX 115 F8 349 FED8 2B 35<¿ FEDA 08 351 FEDB D6 ' 00 LDAB 352 FEDD B6 8002 LDAA 353 FEE0 2A F8 BPL 354 FEE2 DF 1C STX 355 FEE4 96 1C LDAA 356 FEE6 D6 ID LDAB 357 .FEE8 • ' 44 358 FEE9 56 RORB 359 FEEA 44 LSRA 360 FEEB 56 LSRB 361 FEEC 86 BA LDAA 362 FEEE 97 IB STAA 363 FEF0 86 '3E LDAA 364 FEF2 97 1A STAA 365 FEF4 86 7C LDAA ' 366 FEF6 97 1E STAA 367 FEF8 86 7C LDAA 368 FEFA 97 1F STAA 369 FEFC 4F 370 FEFD 7E BMI INX LSRA ' • - .. CLRA JUMP . FF95 VALORES CONSTANTE S EN LA EMPROM FF00 C0 Código' 7 segmentos de 0 'FF01 F9 n y FF02 A4 ¡i FF03 B0 FF04 ' u 11 1 n • 11 u 2 ii n u u 3 99 u 'y FF05 92 ii 7. u ii 5 FF06 83 11 n 'u n 6 4 116 Código 7 segmentos de 7 ,, 8 7 FF07 F8 FF08 80 FF09 98 7 u FF0A 40 7 u FF0B 79 7 FF0C 00 Coseno de 0° (Para 400 Hz.) FF0D FF Cosenode 1,6° FF0E FF Coseno de 3,2° FF0F FF Coseno de 4,8° FF10 FE Coseno de 6,4° FF11 FD Coseno de 8,0° FF12 FC Coseno de 9,6° FF13 . FB Coseno de 11,2° FF14 F9 Coseno, de 12,8° FF15 F7 Coseno de 14,4° FF16 F6 Coseno de 16,0° FF17 F4 Coseno de 17,6° FF18 Fl Coseno de 19,2° FF19 EF Coseno de 20,8° FF1A EC Coseno de 22,4° FF1B E9 Coseno de 24,0° FF1C E6 Cosenode 25,6° FF1D E3 Coseno de 27,2° FF1E El Coseño.de 28,8° FF1F DC Coseno de 30,4° FF20 D9 Coseno de 32,0° FF21 D5 Cosenode FF22 DI Coseno de 35,2° ' FF23 CD Coseno de 36,8° FF24 C8 Coseno de 38,4° "9 • 33,6° u 0 11 1 •n r FF25 C4 Coseno de 40 .0 FF26 BF Coseno de 41 i FF27 . BA o Coseno de 43 ,2° B5 Coseno de 44 FF29 B0 Coseno de 46 ,4° FF2A AB Coseno de 48 ,0° A6 Coseno de 49 ,6° FF2C A0 Coseno de 51 ,2° FF2D 9B Coseno de 52 ,8° FF2E 95 Coseno de 54 ,4° FF2F 8F Coseno de 56 ,0° FF30 89 Coseno de 57 ,6° FF31 83 Ge seno de 59 ,2° FF32 7D Coseno de •60 ,8° FF33 76 Coseno de 62 ,4° FF34 70 Coseno de 64 ,0° FF35 69 Coseno de 65 ,6K° FF36 63 Coseno de 67 ,2° FF37 5C Coseno de 68 ,8° FF38 56 Coseno de 70 ,4° FF39 4F Coseno de 72 ) V0° FF3A 48 Coseno de 73 ,6° FF3B 41 Coseno de 75 ,2° FF3C 3A . Coseno. de 76 ,8° FF3D - 33 Coseno de 78 ,4° FF3E 2C Coseno de 80 ,0° FF3F 25 Coseno de 81 ,6° FF40 1E Coseno de 83 ,2° FF41 17 Coseno de 84 ,8° FF42 10 Coseno de 86 ,4° FF28 FF2B - - R° 118 FF43 09 Coseno de 88,0° FF44 02 Coseno de 89,60|* FF45 00 Coseno de 0,0° FF46 ' FF Coseno de 1,4477° FF47 FF Coseno de 2,8954 FF48 FF Coseno de- 4, 3431 FF49 FE Coseno de 5,7908 FF4A FD Coseno de. 7,2385 FF4B FD Coseno de. 8,6862 FF4C FC 10,1339 FF4D FB 11,5816 FF4E F9 13,0293 FF4F • F7 14,4770 FF50 F6 15,9247 FF51 " F4 FF52 F2 18,8201 FF53 F0 20,2678 FF54 ED 21,7155 FF55 EB 23,1632 FF56 E9 24,6109 FF57 E6 26,0586 FF58 E3 27,5063 FF59 E0 28 , 9540 FF5A DD 30,4017 FF5B ' D9 31,8494 FF5C D6 33,2971 FF5D D2 34,7448 FF5E CE 36;1925 FF5F CB 37,6402 FF60 C7 39;0879 17-3724' de HZ) co •x|- H "sí" CxJ VD ÜH !X H U, Ct, U, PH CO VD ^J- en < CQ <3- CO CO Cd CQ co H VD LA CQ <3~ C**- CO O- -SX co CO VO CM O VD LA CO LA <^- LA •VO U, H CQ "ÑÍ" VD OJ VD CO VD VD O < *Ñ}~ • tr^ <3~ f-, C*- H VD "SÍ" en H OJ OJ CO vo CO OJ "SX LA en vo vo . LA en VD VO Ü-, CQ VD co en co en Q en LA LA LA •Sx CO LA LA LA VD OJ H co en ^i~ VD.. en •^~ VD CO O VD Q co VD LA ^~ VO "Si Q VD co co LA en c^ "Sí. "Si CO t>. VD OJ 00 LA en co LA LA fe VD fe fe Q VD O co "SI CO ,_j_ •si r^ fe fe OJ VD LA OJ H H H Ofe fe H VD co VD en CO CO OJ L^ fe fe Ü VD LA VD jH •xf~ LA VD t^ fe fe CO vo vo co VD VD fe fe LA VD "Si.. *Ñ|~ H en LA en •s}" C\ fe fe LA LA co VD en ^f co en VD CO fe fe VO CO LA "©» [>. en CO o- fe fe Q OJ O- LA CO CO -Sx [>. fe fe co- c^. co co co OJ" fe fe en H c^. LA OJ co •3"Sl fe fe Q co VD [>- H -CO OJ t^- fe fe CQ CO CO [>- CO LA E>~ H fe fe O OJ O- en LA CO OJ VD fe fe Q OJ CO H "Si OJ rH t^~ on fe fe DQ OJ H OJ CQ LA H CO 1 20 - FF7F ID 83,9666 FF80 14 85,4143. FF81 0E 86,8620 FF82 07 88,3097 FF83 01 89;7574 VALORES EQUIVALENTES BINARIO-DECIMAL FF84 39 FF85 00 FF86 78 ' FF87 ' 00 FF88 56 FF89 01 FF8A 12 FF8B 03 FF8C 25 FF8D 06 FF8E 50 FF8F 12 FF90 00 FF91 25 FF92 00 FF93 5Í WL . . b¿H bu • bl b2 b3 b4 b5 b6 b7 CONTINUACIÓN DE IRQ CMPB 371 FF95 DI 1E 372 FF97 BMI 04 373 FF99 D0 1E 374 • FF9B 20 02 ERA . 375 FF9D DB 1F ADDB 376 FF9F 97 18 STAA 377 FFA1 43 . • COMA ' '. . 121 378 FFA2 379 FFA4 380 FFA6 11 CBA 381 FFA7 24 BCC 382 FFA9 98 383 FFAB 10 384 FFAC 26 03 385 FFAF 7C 0018 386 FFBI C6 FF LDAB 387 FFB3 D7 0E STAB 388 FFB5 20 2A BRA 389 FFB7 90 1A SUBA 390 FFB9 11 • CBA 391 FFBA 24 0A BCC 392 FFBC 10 SBA 393 FFBD 40 MEGA 394 - FFBE 01 395 FFBF 01 396 FFC0 C6 BF LDAB 397 FFC2 D7 0E STAB 398 FFC4 20 IB BRA 399 FFC6 44 LSRA 400 FFC? 11 CBA 401 FFC8 24 402 FFCA 48 ' ASLA 403 FFCB 10 SBA 404 FFCC 26 405 FFCE 7C 406 FFD1 C6 BF LDAB 407 FFD3 D7 0E STAB ' 97 1C STAA 96 IB LDAA 1A ADDA SBA BNE INC . NOP NOP 0D 03 0018 ' BCC BNE INC 1.22 408 FFD5 20 409 FFD? 17 410 FFD8 26 03 BME 411 FFDA 7C 0018 INC 412 FFDD. C6 FF LDAB 413 FFDF D7 0E STAB 414 FFE1 F6 8002 LDAB 415 FFE4 ' C4 40 416 FFE6 • '27 ' 04 417 FFE8 8B 0C ADDA 418 'FFEA 20 02 BRA 419 FFEC 8B -45 ADDA 420 FFEE 97 ID STAA 421 FFF0 DE 1C LDX 422 FFF2 A6 00 LDAA 1 423 . FFF4 97 17 STAA 424 FFF6 3B FFF7 XX 0A BRA TBA ' • ' ANDB . BEQ RTI ASIGNACIÓN DE INTERRUPCIONES FFF8 • FE MSB de IRQ . ' FFF9 ' B0 LSB de IRQ FFFA XX MSB de SWI FFFB XX LSB de SWI FFFC . FE MSB d-e NMI FFFD 46 LSB de NMI FFFE FC MSB de RESET FFFF 00 LSB 'de RESET DIAGRAMA - -K GENERAL DEL SISTEMA -a ^ o Q LU O o r-i ro ro U.. U- S o Q ^ O AS-V —tv ANEXO 2 1Z6 !gj^>V^^^§^ ífií^ífWt^óv / « ^ < ^ *íirf«r¿'AJ_lwH_íl_í;)>i ;-:f K © f^T^rkí^nfeí Af'-\3f- -i? Vi/ Vi Al? •'„£«£-&, -Jí l~J3h-l&'V* Acl~vaLTa.ee MICROPROCESSOR WiTH CLOCK AND RAM (N-CHANNEL, SI LICON-GATE >*• The MC6802 ¡s a monolithic 8-bit microprocessor that contains all the registers and accumulators of the present MC6800 plus an intcrnal clock oscillator and driver on the same chip. In addition, the MC6802 has 128 bytes of RAM on board located at hex addresses 0000 to 007F. The first 32 bytes of RAM, at hex addresses 0000 to QQ1F, may be retaíned in a low power mode by utilizing VCQ standby, thus facilítating memory retentíon during'a powerdown situatíon. .The MC6802 is completely software compatible with the MC6800 as well as the entire M6800 family of parts. Henee, the MC6802 ís expandable to 65K words. D E P L E T I O N LOAD) . MICROPROCESSOR WITH CLOCK AND RA LSUFFI CERAM1C P A * « e o • * « • ® On-Chip Clock Circuit 128 x8 BitOn-ChipRAM 32 Bytes of RAM Are Retainable Software-Compatible with the MC6800 Expandable to 65K words Standard TTL-Compatible Inputs and Outputs 8 Bit Word S'ize 1 6 Bit Memory Addressing Interrupt Capabiiity CASE 7 1 . PSUFF PLÁSTIC P A CASE 7 FIGURE 1 - TYPICAL MICROCOMPUTER PIN ASSIGNMENT v cc vcc v cc C f _í r4 í i i Counter/ Timer i/O — 1/O.TIMER mn "•3 I»-1 VMA Clock 2 k B y t t•s ROM noc 1 0 I/C 1Lines __ ^—^ 1/0 * DO-D7 "• C_^ . Control í -— MNÍI CS1 J 3 C MR 4 C I~RQ HL K 11 C / Xtal -^ \^ AO-A15 AO-A15 Xtal ~~ZL ii—ii ~r ^ Figure 1 ¡s a block diagram of a rypícal cost e f f e c t í v e microcomputnr. The MPU ¡s 1 the c a n t e r of tha miorocomputar systern and ís shown in a mínimum system inter[acing with a ROM combrnanon chip. 1 1 is not intunded that this system ba limited to this f u n c t i o n buc that it be a x p a n a a h l e with o t h o r parís ¡n tha M6800 Mícrocamputer : 35 V CC A2 R/W 3 34 DO } 33 r>l1 U 3 32 D2 1 31 D3 3 30 O4 ] 29 11 ru u A4 O 5 3 28 A5 D6 u 27 15 C A6 D7 ] 26 16 C A ? A 1 5 125 17 C AS A'lÍ 18 C A9 A13 3 23 A10 A12 22 •19 C * 37 12 C A3 14 C • E 3 Standby 3 35 9 C AO ""-* J> DO-D7 extal ] 38 6 C N_Ml 10 C A1 MPU V DO-07 ] 40 Xtal 1 3Í) RE a c ,— Reset 5 C VMA 7 C BA MC680: AO-A10. CP1 FUÜ RE •«- " R/W m- CP2 ? 1 •2 C _L_ E — • R/W V SS Halt VMA 3 Lines Timer Parallel , Res MR eso ^ 1 C f r1 rl a >-i r~> MC6846 »» ROM, Resal 1 O v cc 20 C Al 1 3 24 3 Vss ] 2 1 127 MÁXIMUM RATlfMGS Rating Symbol Valúa Unit Supply Voltage Input Voltage Operaiing Temperature Range Siorage Temperature Range VGC -0.3 to +7.0 Vdc V¡n -0.3 to +7.0 Vdc TA 0 to+70 °C "Tstg -55 to+150 °C Thermal Resistance 0JA 70 °c/vv This devíce contains clrcuitry to prote inputs agaínst damage due to high stati ages or electric fields; however, it is advis normal precautions be -taken to avoid a tion of any voltage higher than máximum voltages to this hígh impedance circuit. ELECTRICAL CHARACTERISTICS (Vcc = 5.0 V ¿ 5%, V ss = O, TA = O to 70°C unles otherwise noted.) Characteristíc Input H¡gh Voltage Symbol Min Typ VIH V S S + 2-0 . v cc V SS + 4.0 - VIL Vss - 0.3 - Vss + 0.8 lin — Logic, EXtal Reset Logic, EXtal, Reset Input Low Voltage Input Leakage Current (V in = 0 to 5.25 V, V cc = max) Output High Voltage tlLoad = -205 MAdc, Vcc = min) ('Load 1 " -145/iAdc, V cc = min) (l[_ oad =-100^Adc, VCG = mín) Output Low Voltage {'Load = I-6 mAdc, V cc = min) Power Dissipation Capacitance =~ (V in = 0, TA = 25°C, f = 1.0 MHz} Logic* Max U VGC . 1.0 2.5 p VOH DO-D7 AO-A15, R/W.VMA, E . 8A V'SS + 2.4 V S S -í- 2.4 - - VSS -i- 0.4 VOL — . — PD" - 0.600 . Mn DO-D7 Logic Inputs, EXtal AQ-A15, R/W, VMA _ 10 6.5 1.2 12.5 10 - 12 1.0 _ 1.0 4.0 1.0 _ 10 PW^Hs PW.JL 450 — 4500 V> — ~ 25 - Cout Frequency of Operation {Input Clock *4) (Crystal Frequency) Clock Timing Cycle Time ' • Clock Pulse Width (Measuredat2.4 V) ' V S S + 2.4 f 0.1 f Xtal T cyc Fall Time (Measured between Vgg -f 0.4 V and V$s - 2.4 V} M .'Except IRQ and NMI, which require 3 k£7 pullup load resistors forwire-OR capability at optimum operation. Does not include EXta Xial, which are crystal inputs. . 1 *ln power-down mode, máximum power dissipation is less than 40 mW, ^Capacitances are periodically sampled rather than 100% tested. . . READ/WR1TE TIMING (Figures 2 through 6; Load Circuit of Figure 4.) Characteristic Address Delay Peripheral Read Access Time íacc = t U T- KAD* T DSR) Data Setup Time (Read) Input Data Hold Time Output Data Hold Time Address Hold Time (Address, R/W, VMAl Data Delay Time (Write) Processor Controls Processor Control Setup Time Processor Control Rise and Fall Time (Measured between 0.3 V and 2.0 V) Symbol Min Typ Max r AD - - 270 :acc - - 530 T DSR- 100 - - 'H 10 - - *H :AH 20 20 _ -. _ 165 225 200 - 100 T DDW . • 'PCS TPCr, tpcf - - /rao. U (1.0 MH2) #**.-,!;- i T: t !' « ) • • ! ; ) ; ! ' ^ -i O ^ X- x?" . %&K^£r, •:' v:. Síi". 'v:*' ^:^« i^CS^I^^^^ ".•tó^^Vs^-*^1-~ !>'••-=.. ',-íi.* ,,'•'•''J. ••''•". - '.ü¿ M?,^.r^ T-i;•;•;,. -• .%v.-:i-.%í ¿£(&£~.„K¿£. ,-a^j^X.^; ...... -_... \».^i;^^;^^^*A(V^iáM^9^-í<^%l^v^ (1.5 MHz) (2.0 MHz) P E R I P H E R A L INTERFACE ADAPTER ( P Í A ) The MCG821 Pünpheral Inturhicu Adapten provides the universal means oí mteríaciny puriphet'al equipment to the MC6800 Microprocüssmg Unit (MPU). This üevice is-capable of interfacing the MPU to penpherals through two 8-bit bidirectional peripheral data buses and four control linus. No external iogic is required for interfacing to rnost penpheral devices. The functional conhguration of the PÍA is programmfd by the MPU during system initiahzation. Each of íhe peripheral data lines can be programmed to act as an input or output, and eaoh of the four control/interrupt lines may be programmed for one of several control modes. This ailows a high degree of flexibility in the over-aíl operation of the interface, (N-CHANIMEL, SI LICON-GAT DEPLETION L O A D ) P E R I P H E R A L 1NTERFA ADAPTER * 8-Bit Bidirectional Data Bus for Communícauon with the MPU » Two Bidirectional 8-Bit Buses 'for Interface to Peripheral; •' Two Programmable Control Registers * Two Programmable Data Direction Registers USUFFIX C E R A M I C PACK « Four Inaividually-Controlled Interrupt Input Lines; TWD Usable as Peripheral Control Oucputs CASE 715 * Handshake Control Logic for Input and Output Peripheral Operation * High-lmpedance 3-State and Direct Transistor Orive Peripheral Lines « Program Controlled Interrupt and Interrupt Disable Cap;ibility PSUFFIX PLÁSTIC CASE 711 * CMOS Orive Capability on Side A Peripheral Lines « Two TTL Orive Capability on All A and B Side Buffers " « TTL-Compatible o Statíc Operation- PIN ASSIGNMENT 1 C O C A Í 3 40 CA2 1 39 2 C PAO 3 C PA1 I R Q A 3 38 4 C PA2 ÍR"QB 5 C ORDER1NG INFORMATION Speed Device Temperature Range 1.0 MHz MC6821P.L 0 to *-7Q°C MC6821CP,CL MIL-STD-883B MIL-STD-883C 1.5 MHz 2.0 MHz MC6821BQCS MC6821CQCS • 6 C •PA4. RS1 1 35 7 C PA5 Reset 3 34 a c PAG DO 3 33 9 C PA7 D1 3 32 1 1 ti -55to+125aC D2 3 3 1 ' D3 3 30 . PB1 • 12 C PB2 MC68A21P,L Oto+70°C MC68A21CP.CL -40 to+85°C MC68B21P,L 0 to +70°C • \3 3 29 06 3 27 14- C PB4 15 C PB5 O4 05 3 2B 13 E PB3 ** 3 37 RSO 3 36 .PA3 10 C PBO • -40to+85°C ' ' 07 3 26 16 C PB6 E 1 25 17 C PB7 CSl 3 24 18 C CB1 CS2 ] 23 19 C CÍ32 eso 20 C R / W 3 21 V CC } 22 MÁXIMUM RATINGS Symbol Ratíng Supply Voltage Inpuc Voltage Operating Tcmperature Range MCG821.MC68A21, MC6SB21 MC6821C.MC68A21C MC6S21CQCS,MC6S21BQCS Storage Tempcrature Range Thermal Resistance Unít Valúa -0.3 to +7.0 Vdc V in -0.3 to +7.0 Vdc TA TL w TH vcc Tstg "JA 0 to 70 -40 to 85 -55 to 125 -55 lo-MSO 82.5 °C °c °c °c This device comains círcuitry to pr inputs against damage due lo hígh stntíc or electric fíelds; however, it is adv normal precautions be taken to avoid ap of any voltage higher than máximu voltoges to this hiyh impedance. u c/w ELECTRICAL CHARACTERÍSTICS (V cc = 5.0 V ± 5 % , V S S = 0 , TA = TL to TH unlessQtherwisenoted) Characteristic Symbol Min Typ VIH VIL VSS+2.0 - VCG V S S -0.3 - V SS + 0.8 l¡n — 1.0 2.5 C-in — — 7.5 VOL — - V SS + 0.4 ILOH — 1.0 10 COut ~" — 5.0 VIH VIL 'TSI VSS+2.0 - VCG Vss-0.3' - V SS + 0.8 " 2.0 10 VOH Vss + 2.4 — — Max BUS C O N T R O L INPUTS {R/W, Enable, Reset, RSO, RS1, CSO, CS1, CS2) Input High Voltage Input Low Voltage Input Leakage Current . (V in =0 to 5.25 Vdc) Capacitance (V;n = 0 , T A = 25°C, f = 1.0 MHz} • INTERRUPT OUTPUTS (IRQA, IRQB) Output Low Voltage '"u (lLoad = 3.2 mAdc) Output Leakage Curren: (Off State) (V OH =2.4 Vdc} Capacitance (V in = 0, T A = 25°C, f = 1 .0 MHz} j - DATA BUS (DO-D7) Input High Voltage Input Low Voltage Three-Staie (Off Siate) Input Current (V in =0.4io 2.4 Vdc) Output High Voltage (iLoad =-205jjAdc) Output Low Voltage "Load = 1-6 mAdcl Capacitance (V¡n =0,T A = 25°C, f = 1.0 MHz) VOL — — V SS + 0.4 ^-¡n — — 12.5 ¿ P E R I P H E R A L E U S (PAO-PA7, PBO-PB7, CAÍ, CA2, CB1, CB2) Input Leakage Current R/W, Reset, RSO, RS1 , CSO, CS1 , CS2, CA1 , (V¡n =0 to 5.25 Vdc) CB1, Enable Three-State (Oíí State) Input Currenr PBO-P87, CB2 (V¡n =0.4to 2.4 Vdc) Inpuí High Current PAO-PA7, CA2 (VjH =2.4 Vdc) 'in - 1.0 2.5 ITSI — 2.0 10 IIH -200 -400 — Darlington Orive Current V o = 1.5 Vdc PBO-PB7,CB2 IOH -1.0 PAO-PA7, CA2 IIL — !nput Low Current . (V|¡_ =0.4 Vdc) Output Hujh Voltage ('Load -1 -200 /-<Adc) (I Lo ad = ~ 10 í'Adc) Output Low Voltage "Load = 3 - 2 m Adc) Capacitance ÍV in =0,T A =25°C, f = 1.0 MHz) • _ -1.3 -10 m -2,4 m VOH PAQ-P7, PBO-PB7, CA2, CB2 PAO-PA7, CA2 Vss+2.4 - - " V S S +0.4 — 10 vcc - 1 -o VOL C¡n — POWER REQUIREMENTS Power Dissipation 550 Semiconductor Products Inc. 130 B U S T I M I N G C H A R A C T E R I S T I C S 1VCC -5.0 V • 5%, V s s = 0. T A •« T L to TU unl.jss . ÍVICG821 Cii.tr.ictnriíitic [••MUÍ- 1 C v t •'' TiiM.' •;M;it!lH Huís.' iViiJIM, r t i . ; n ¿•i mi.' Muís-! v\..lüi. L-'-.v r-'.mli1 Ruis- liivJ .mil í iil Ttimvi Siitup TiniK. AiItlM.'Ss añil H W v.ihd Synibol Min U- ve E lOOC " J WEH ¡El - - 2G ... 160 'AH 10 MCB3B^1 MÍIX Mm | Max Un.t •son 2-20 -MU 'oO 430 tAS ."vi 1 11 niíü '.50 P W EL :Er- MO38A21 Max • ¿SO <i. •'•> I1 5 25 ilS /o 14U Fin u. MS to Enabi'f piv.Jitvt! tf.iiibiiion Addrüs-i Huid Tunó - >DHR 10 - 1Ü 1DSW 195 - 80 'DHW 10 - 10 [ DOR Dntn unid Time. H--KJ Daiíi St'tup rimi!, IVnit! Dátil Hoki Tirnu, VVriit! 10 320 DJÍÜ DiMdv TUMI;. li'Ud - 10 US - ISO 11% 10 - il-í - GO - ns - 10 - ns 2 'JO FIGURE 2 - BUS READ TIMING CHARACTERISTI FIGURE 1 - ENABLE SIGNAL CHARACTERISTICS (Read Information from P Í A ) Enable O 8—r -—'AS rAH — 2.0 V 0.3 V 1 'DDR O.S V H ~ 2 4 V-J¿. X xl FIGURE 3 - BUS WRITS T1MING CHARACTERISTICS (Write Information into P Í A ) :\ O F 1 G U R E 4 - BUSTIMING TEST LOAOS T ÍDO-D7) . fe* H?—• MMD6150 or Equív. R 1 1.7 Semiconductor Products Inc. -' MMD 700O 131 P E R I P H E R A L T I M I N G CHARACTERISTICS (V cc = 5.0 V *.5%.V S S = 0 V, T A = T L to TH unless othurwise spacifiucU MC6821 Symbol Charactertstic MCG8A21 MC68B21 Min Mnx Min Max Min 200 - 135 - 100 • Max _ Rtííe Unit Fíg. Pcriphurol Dota Setup Time tposu Pt'riphernl Daia Hold Time 'PDH 0 - 0 - 0 _ ns [ CA2 -• 1.0 — 0.670 — 0.500 ¿JS 5,9 tRSI ~- 1.0 ~ 0.670 — 0.500 MS 5 Rise and Fall Times for CA1 and CA2 input signáis V.tf - 1.0 lis 5, 2,0 _ 1.0 IRS2 _ 1.0 Delay Time from CAÍ active transition 10 CA2 positive transition 1.35 — 1.0 flS 5, Delay Time, Enable negative transition to Peripheral Data Valid tpDW — 1.0 — 0.670 — 0.5 P.S 5, 1 tCMOS — 2.0 — 1.35 — 1.0 ^s 6, 'CB2 — 1.0 — 0.670 — 0.5 ^s 5. 1 ÍDC 20 — 20 — 20 . — ns 5, Delay Time, Enable positive transition to CB2 positive transition 'RS1 — 1.0 — 0.670 — 0.5 ¿JS 5, Peripheral Control Output Pulse Width, CA2/CB2 PWCT 550 - 550 5, _ 1.0 - 500 _ ns V-tf 1.0 - Rise and Fall Time for CB-1 and CB2 input signáis 1.0 lis tRS2 — 2.0 — 1.35 — 1.0 ¿JS 5, MR - 1.GO 1.10 - 0.85 ¿JS 7, - 1.0 _ 10 - 1.0 ps 7, Interrupt Input Pulse^.'Vidih *RS3 PWj 500 - ns 1 Reset Low Time' tRL 0.5 - MS- 1 Dolay Time. Enoble negaüve transition to CA2 nuciative transition Delay Time, Enuble negative transition to CA2 positive transition Delay Time, Bnable negative transition to Peripheral CMOS Data Valid PAO-PA7, CA2 Delay Time, Enable positive transition to CB2 negative transition Delay Time, Peripheral Data Valid to CB2 negative transition Delay Time, CB1 active transition to CB2 positive transition Interrupt Reléase Time, 1RQA and IRQB Interrupt Response Time 5'Jü 1.0 _ SCO j • - 0.66 - 1 ns • 1 "The Reset line musí be high a mínimum of 1.0 MS before addressing the PÍA. FIGURE 5 -TTl^EJcibiy. TEST LOAD FIGURE 6-CMOS EQUIV. TEST LOAD . FIGURE? - NMOS EQUIV. TEST L "'' I ÍPAO-PA7, PBO-PB7, CA2, CB2) (PAO-VA7, CA2) (IRQOnly) 5.0 V Tust MMD6150 or EQUÍV, Poini OV, Poíni Test Point MMD7000 or Equiv. 100 pF C 10 oF, R • 12 k A a j u s t R L sa thai lj - 3.2 mA wuh V j - Q.¿ V and V c c - 5.25 V íWOT'OWOi-A Semiconductor Products Inc. 132 MOS EPROMs ' Semiconductor MM2758 8192-Bii (1024 x 8) UV Erasable PROM General Description < -. • Features -i- The MM275S Is a high.speed 8k UV erasable and electrícally reprogrammable EPROM. ideally suited for applícatíons where fast turn-around and pattern experimentation are Important requirements. . • 1024 x 8 organizaron • 525 mW max active power* 132 mVí max standbypower • Lo\ power during programrrring • . Access time-<150 ns . . • The MM2758 is packaged ín a 24-pín dual-In-IIne package with transparent lid. The transparent lid ailows the user to expose the ch¡p to ultraviolet líght to erase the bit pattern. A new pattern can then be written into the device by follov/ing the programming procedure. » Single 5V power supply _ • Static-no clocks required • Inputs and outputs TTL compatible during both read and program modes ' ' • TRI-STATE® output Thís EPROM ¡s fabricated with the reliable, high voiume, time proven, N-channel siücon gate technology. • Block and Connection Diagrams * H VPP-SV -4 • vss evo A? i 21 Al DAlA OlflPUIS (PHDGBAM INPUTSI OQ-O; (QO-Q7) GtlBl cl;pcv, if/p) í"* i.> ttítítt!. CONTROLPROCfllU LOGIC l ! L_ ( 1 A» 1 HNPÜT BUfFEñSl _ •--: • — 51 (í) A;—; Al — CE/PCM (f/P) 1 ( V\ — Oj(Q7| I AO-íT ) 1 ^' ADORES! S'Jfftn 4 / YDECOOt Y CAT1NC 16 , ' is O a IOD)-"- ' v ^ — N 12? \ [~A1-A1I3 ) ' ÍOO^ESJ EUFfEH ^ 3 X OECOOE 16,181 OjIQll— — 0 S |QS) Oj |Q2t— — 0, 1QM / vss-ü Pin Connectíon During Read or Ptogram Read Program CE/PGM 1E/P) 18 'VIL Pulsed VIL to VIH OE (G) 20 vpp vcc OUTPUTS 21 24 9-11, 13-17 VIL 5 5 DOUT VIH 25 5 DIN Symboli in paremheiei are propoied induitry standard For MM2758A AR - VIL for sil operaling modei Par MM2758B AR - VIH for sil op-erating motíei (ÜJI Order Number MM2758AQ orMM2758BQ See NS Package J24CQ PIN NAME/NUMBER MOD6 — 0 IQfVlErt Pin Namei AO-A10. OQ-07 {00-071 CE/PGM (E/P) OE (G) VPP VCC VSS Address Inputs Data Qutputs . Chip Enable/Program . Output EnableRead 5V. Program 25 V Power (5V) Ground 133 i Absolute Máximum Raíings (N 0te 'i -25"C lo +S5'C -65"C 10 +125*C " -n-itíraiure Under Biai •O'.iqe Tcmperaiurí Heipcüi lo VSS (e.icept VPP] "•P SupplY Voltaga with Reípsct 6V 10 -O 3V Power Diüipation ) 5 \ 26.5V 10 -0.3\l Inpui or Output Voltoges(Soldenng. wiih Lead Tempírature ta VSS 10 tecondi) 3QO' C READ OPERATJON (Nole 2) GC Operatmg Characteristics r.\ o°c to +70ac, vcc = BV 15%, VPP = VCC Í0.6V (Note 3), VSS 3 OV, unless oiherwise noied. •.VMBOL PARAMEIEH 11 CONDITIONS M1N iniíul Ctiiifni VIN ' S 2 5 V n r VIM- •LU l).iliuil Li'J^.Mje Ciineni VOIJT * S ?5V. Cf.PC.M ¡?P1 VPP Suoulv Citlirnl VPF - S BSV CEí'GM • VIH ÜE 5V VIL VCC Suoply Cutteni iSunrttívl VCC Supitlv Curíftit (AciivBt VIL InjHH l,nw Voluqt! 0 1 liipni H,i¡h Vnliaije 2(1 CE/'CM - Ot - VIL •.OH O.itiiul Hiqh Voluq« IOH • 400 /lA v'OL OulHllt LOW Vílliaqf 10L ' 2 1 mA xA «a 10 -CCi • UNÍ rs MAX 10 ice? VIH ' TYP VIL 5 niA 10 ?5 nlA b; inc- mA lín vrc • V ' V V .'-I •• 04Ü - ¿vC Characteristics (Note4i TA ' o°c 10 í-703c. vcc « 5V ±s%, PP - VCC ±0.6V (Note 3), VSS = OV, unless oiharwise noted. MM2753 SYMBOL UNITS CONDITIONS PARAMETER MtH ¿UrERNATE STANDARD MAX "A CC TAVQV Aildíe» lo Ouiput De]jy CE/PGM • 0£ '• VIL -150 ni 'CE TELQV CE to Ouiput Dclay OF. * V 1 L 4 Sil ni >OE TGLOV Ouiout Gnahlí lo Ouiput Oehy CEiPGU- VIL 120 nt IDF TGHQZ Outpui Eoable Higfi to OUIPI t Hi-2 CEíPCM- VIL 0 1ÜO nt IOH TAXOX Addresi to Oulput Hold CE/fGM • OE ' V I L 0 IOD TEHQ2 CE to Ouiput Hi-Z O E - VIL 0 1)1 100 T A ¿ 25"C, f = 1 MHz SV.MBOL PARAMETER TYP MAX Cl I'ipul CJltdCHJnce VIN • OV J G .:o Omiiui C^HJCiUnce VOUT - OV 8 12 CONDITIONS UNITS \tf • i* • Noi» 1: "Absolure Máximum Ratings" are thote valúes txyor d which ine s^íetY oí tne ne«JC« cannot be guarant««d. E-<ceDi ior "Oo "' niiffaiufp flanqe" ihey aie nol mean! to imply that iho d«-'"cei ihould b« optraied at tdev: lirmii. The idble oí "Elecirica Characiei I prówirtci conamoni fof actual devicn opcranon. ¡ -'¡oí. 2; Typ.cal cond.lioni are Ior aperaiion <t: T A - 25" C, VCC - SV. VPP - VCC. ana VSS • OV ¡ MQU 3: VPP jnay be conntrcted to VCC o x c e o t durinq pro^irn. Th« t0.6V tolerance allowi j circuí! to iwitch VPP berrean tha rund i^-n i,in progíatt voltags. Not» •*: Output loao; 1 TTL gate and CL - 100 pF. Inpot nw wiJ («U limei < 20 nt. Not'« Si Capacitanc* ¡i gtrnínieed by pariodíc t«itlng. t\\e (Note si 134 National Semiconductor . , Analog-to-Digital Corívertérs ADCÓ808, ADC0809 Singl^ Chip Data Acquisüioh Sysiem General Description " !^ .' ' features make this device ídeally suíted to applícaoons such as process control, industrial control, and machine control. For 16-channeI multiplexer with common output (sámple/hold port) see ADCOS16 data sheet. . The ADCOB08. ADC0809 data gcquishion components are monolithíc CMOS devtces with an 8-bít analog-todigítal converter. 8-channel mulllplexer and microprocessor compatible control logic. The 8-bit A/D converter uses successiva approxímaííon as the conversión technique. The converter features a hígh Impedance chopper stablílzed comparator, a 256R voltage dívider with analog swíích tree and a successive approxim.ation register. The 8~channel multíplexer can directly access any one ofS-síngle-ended analog signáis. " ' - „ •'' .-. - Features . '. . . - . • - , . • - . »' Total unadjusted error<¿1/2 LSB • Unearíty error < ±1/2 LSB ." The device elimínales the need for external zero and .fall-scale adjusunents and fearures an absotute accuracy < 1 LSB ¡ncluding quantizíng error. E as-/! nter^cxQa_|p" mícroprocesson ís provided by the 1 a i c K e c P B ^ c d d Latched address input- ""• "*'•>'.-* «" ' - ' • Ratiometric conversión "". ... .» "• • . Single 5V supply ' '..: Low power consumptíon—T5 mV/ Full -55°C to +l25°C-operation avaiíable Btock Diagram ITW1T CIQCK , I VHTAJD T"T , I I . 1 1 1 - "• .-. "-• B Na offset adjust requíred / _ "V"~; « No.scale adjust required' /¿. "\ .u Conversión time of. 100 ps ' . ' a Easy mícroprocessor interface v -.,.;_.-) i-t i-.-.("" •_ *r-' -.- The design of Che ADC0808, ADC0809 has been opti- ' mlzed by íncorporaííng the most deslrable aspects of " ieveral A/D conversión techniques. 1>ie ADC0808. ADCOS09 offers high speed) hígh accurscy, minimal température dependence, excellent long-term accurao/ and repíatabilít1/, and consumes mínima! power. Thesa • .— % » No missing codes^ . .' ^ '• I . -^* ., . «¡. — ¿~ • Guaranteed'monótdnrclty "" ' •-"—•.'•?* - -¿' ,,_'^ •-. - I 1 1 • ' * • • 135 Absojute ^aximum Ratings (Notes i and 21 -0.3V lo -O.3V to + 15V Voltage at Any Pin Except Control Inputs Vottage at Control Inputs (Star*, TRI-STATE, Clock. ALE. .•T ADQ B, A D D C ) , ..'.'i AOO A, - ;.--v* Operating Temperature Range • . . - • ' . ' . • Package Dlssip'atíon (at 25°C) •;* ' i''.. - ' Absalute Máximum VCQ -40 C to +85 C , - Storage Temperature Range ^ •-'",•'- .•'/• Operating VQ¿ Range' ''"^ ' \ '• - •. ADC08Ó8CCN, ADC0809CCN ADC0808CD . ;A,.-;-...•-...> . _ : — " 'f'--*"1 '•"'" v" • - ' n ' ' * J| !"-••'*'•''' ••' - -55°Cto+125°C íC"!. hn. t- ''. i,' V"^.1 -';-ír V . -65°Cto+150 a C" '," '--.."^."íí^.;^.." . • ^ 500 mW ' '; 4 . 5 V t o 6V- ' v~ ' . • ' ^ "'• •' U ..O1'- -•• •-'' '-ii í*i/' 6.5V-' Lead Temperature (Soldering, 10 seconds) . ,--..i'- •;< . ' 300°C ••*''• 'Ví ' ' * • ' " r "' ,-1-. r ' * " '"; •' ^ - . -.. , _ •. .i.J. r / - - . -f ^ v.,,... i^-.f •; .'. i -.-,..,!'. '.--•_ . c .*-.' v - i : r^f-'. i ' . '•.-"*''>• /^í/'V'^-iP-^r.';;! :..:;'-'t:cr'í«I""'r-'-'^-^ -^;>1.';'^ --->. ^.^r:^;,' \ : ""X"*'' ' * ' -, - ;• >í . -.f^ --„•;..._ ;\-t ,,'^ ;. ;;A ^".'^. _ .;r^ T ' i-íí-.-ff's'a ** ±i .*, V t ^-- t-.:;í \ - •-•-,- ,í . • • -, '-^ •'••;;;-.,''-' r f--»;^'^ :*' - . >: ¿*'.-<7">">.;.:r,:1 ^ii;:---^-^' 1í-fe-->-'i -r-"1 ••i1'.-. DC Electrical Characteristícs ... , .-..(TT ..,. /;,,. ADC0808CCN. A D C 0 8 0 9 C C N " ; - • ••>- :"• - 4.75V < V CC < 5.25V, ~40°C < TA < +85°C ADC0808CD . . . . . 4.5V < VCQ < 5-5V, -55°C < TA < +125°C unless óthenvise noted, (Note 2} PARAMETER V IN(1) • • - CONDITIONS • »x Logical "1" input Voltage ' -*'" ''..' M1N - "VCC z SV^fA ,v- ''-V.? ' -r-l Vccri.5 • .•* -ru- •' v'cc^ ..-..- . ^ ^IN(O) Logical "0" Input Voltage . ;, VCG P 5Vr'":v:-v-: ''•'^•- :^ ; VoUT(l) Logical "l"-Output Voliage-' IQ = -360 fiA @ TA = 85°C •' IQ = -300 ^A @T A = 125°C V OUT(0) Lógica! "0" Output Voltage IQ = 1-6 mA V OUT(0) Logical "0" Output Voltage EOC IQ = J.2 mA l|¡s](l) Logical "1" V[N=15V fnput Current • TYP '. ' MAX- ' *>a ;' ?<. -: .J" " *..-' .-"*.. * ••;. ;KS> 'VIN-O Logical "0" Input Current • ••-••' Supply Current _ , . ' i;* V"- •- .- "J L , ' J- (- t - 0.45 V 0.45- • V 'l.O "'JVA-' . - IOUT " ' • ' - í ' • '-.-. - - ' í/A r:— . r Clock Frequency = 500 kHz .. ' . - . , •.. . í .'.•* < ' ' J. ". • _ . - .' * 1000 <^«^'4. 3000 ,'; TRI-ST ATE Output Current o ' i . *"* -1.0 " 300 - • • . V • ... - -v , . i - "* (The Control Inputs) •• ICC :-|t,...v... "- (The Control Inputs) 'lN(O) UN1TS •vo.fsy. 'J^-V-:l! /; • - . voro-;. :¡ í- V-' " ? - '•".-"- ' 1~"-3 f; " r. ".;;'• • -•*: ^í'^v •3 '. -j- t v . ; PA - Nat* 1: "Absoluie Máximum RaTÍngs" are those valúes beyond is-hích the safeiy of the devíce cannot íx guaranteed. Except íor "Operating Temperature Range" ihey are not meant to Imply that the deviceí shoold be operated at these limíts. The isble oí "Electncal Charactertst'ia'* • providei conditions for actual devíce operation. • . . ; , p—<• _'* - , '• ' , . •• ¿ '•. i -r -"- ' Note 2: All voltajes measured with respeci to GND unless otherwiw specified. _ - - -• - —!_.-' • t.' Note 3: Non-linearity error ¡i the máximum deuíation from a straight une through the end points of the A/D iransfer characterbtic, (FiffUre2}. * Note ¿: 2ero error is ihe difference bet^teri th; txiioin of an Icfcal and the actual A/D fof íero input voltage, ¡Figure 2). . • Note 5: Full-scale error íi the difíerence t>eix/een the outpui oi ao ¡dial and trie actúa! A/D for full-scale inpui voltagc, (Figure 2), Note E: Toial unadjusied error is the máximum sum DÍ non-lineartiy, iero and ¡ull-scale erran, {Fiffure 3). '' Notí 7: Quaniization enror is the rl/2 LSB uncertainty cauíed b^' Ihe converter'i finite reiolutioo, (Figure 3). - -• '' ' ._»"•; '^ " ^ • ' . * " ' '" • * • - • ' . _ Nati B: Absolute Accurecy describes the difíerence betv^een the actual input voltaoe and the íull-scale w«¡gntttJ tquivaleni of the binar>' twtput cod«; ir>cluried are quantinng and atl othet errors. Although rsrely províded on data ih&en. it ii the b«t írxJicañon of a converter'i true perícxmanee, ¡Figure 31, • : • . ' » '" i - • ' • ' • ' *¡ ' ..,£-• ' " > ' '.,. .(* .'. ; Not* 9: Supply rejectíori relates to the atx'Iity oí an ADC to maintaí'n &ccuracy as the supply voltage varirri. The,supply end Vflgp|+) are varied tooether and the changa m &scu.-&cy ii rneasured with respect to fufl-scale. * • ' ' ,*' ' No ti 10r Compárator i^aui curren: ¡i f blai curreni ir.io o' oot of ihe chopper ttabiliJed comparator. The btirt curren! vat¡e¡ directly v/ith clock (reaucncy and hai hiilt lernperaiure oept-ndence, (Figure 5), 136 DC Electrical Characteristics (Contínued) ANALOG MULTIPLEXER ADC0803CCN, ADCOS09CCN ADC080SCD ; ' -40°C< TA < *85°C unless otherv/ise noted. -55°C < TA < +125=C unless otherwis¿ noted. - i ..*.., .* ,'"-''• COND1TIONS PARAMETER HON Analog Múltipla er ON MIN ' lAny Sí'ecíed Oannell Resístanle TA S25JC. TYP R L - lOJc 1.5 T A - 85JC -• ', • _ . - * • ,1RON . .' . lOFF(-t-) - 'i - . TA - 125°C • . (Any Stííected Channell 2 Channels ñL=10k ' ' .' . -. / . " ' --^ kn • n • • - . _ . 10 ^CC = $Vt VJN - nA 200 ADC08C8CO @ TA - 125°C OFF Cnannel Leakage 'Current • 2OO 400 f IOFFÍ— ) kíl • ; '-, • TA=25'C - k£l 6 75 VCC=5V.V|NI5V. ' OFF Criarme! Ledkagtí Current 3 9 , -^ ON Resisiance Between Any UNITS MAX -' -2CO 0. 3 nA- nA " i -10 "nA TA = 25 3 C -200 nA ADcosoaco @ TA = 125^0 -4OO nA . CONVERTER SECTION Vcc = V REFW = 5v, v R E F{_) = GND, v,N = VCOMPARATOR IN. f¿.*= &JQ ka*.,,. - ;,.v ADC0808GCN ADC0808CD ~AO°C <TA, <-*-85°C unless other\víse noted. b A D A ic-rcrn - —— CONDITIONS •. Non-Lmearitv ''l (Note 3! Hero Error • -•• ^' " . • Toca! Unadjusted Error ,, . •' C,í ; ±1/4 . "íi/2 ±1/4 '•' '"±1/2 " ' . - ""- . : . ./ ' >'• 't • í *- MIN (Note 31 - [{Note 6) • i ADC0808CCN -^QaC < TA < +85° C. ADCÍ0808CD ~55°C<TA<+125 D C - MPARAMSTER Power Supply Rejection • Comparator Input'Current . , ' J'.il ,1 .*".'". ' : 11 t-^VCí t \ . !.í. ' £1/2 •i • . i* 3} • ADC0809CCN ±3/4 LSB ±1/2 LSB • ±3/4 ±1 LSB ±3/4 ±3/4 .±1 ' '" LS8 LSB ¿1 1/4 • '..** -V>1/2 . ./ir^;;t • Bits - -- LSB • :. ±1/2 • -í • ," UNITS MAX ±I/2 " LSBT' LSB ±1/4. -,".'±T/4* • 1 • .. ±1/2 -- ". ' . ±1, 1 ; LSB ' "'.^LSS_' . '.-• " Lsa ''*' . -.;;¿j/2. r-\ '±1 1/2 '.".• " ' L S B ' '-•'-'- .. ^ •- TA - 25°C ' "" ( . • CONDITIOHS 4.75V<VCC- V R E F I M ^ 5 (No t= 9) f c •640V.H;. [Note 10] • From ñef(t-) to Rtíí(-) L-SB *' LSB '' ' , M Bits, ,._.j, LSB ' ±1/2 TYP a , ; {Note ' . . ' * . , . " • . , . . ' • •'•.' ' '(Note 5) ""-_.'- ; Quantiiarion Error • ' • •': i •' '>i V "*' Absolute Accuracy" ¡ •-' * • ' .- . . ._ £1/4 •¿1/4 "',.." ' • ' '±1/2 i 1/4 ' Total Unadjusteo" Error Ladder ReiiitJ'ice ••' - . •• CONDIT1ONS T.. •. Full-Scale E/ror í. UNITS.. , • - - "'). TA = 2S 0 C(Noie8) . ADC0808CD ADCOS08CCN PARAMETER Reíolution ' W ! ADC0809CCN TA = 25flC Zero Error • . 1; MAX . (Now7) ..... Non-Linearuy \." •• .i ADC0808CCN Absolute Accuracy ;• • ..• -' _. ,. . . ~': £1/4 _ 'TA 3 25°C(Mote6) ' ADCO&08CO , _ TVP - '' - • (Note 51 Quantuation Error ' i . . - ' - • • • , -;i vf .-'"- - . , - . - - . ^ \ 5 . - - '• :;:1 • ^'~ 3. „ •s '(Note 4} . FulI-Scale Error - r"';> . , . _ . — - Reíolulion . . - — "-• --—,- ~™— . _ -55°C < TA <+12S°C unless otherwise noted. MIN . . ' . ' '* ' ' ' "r • - - - - " . - ^-. . r, - • . - . . , . « , _ :-,.'.>; ' i • i-..n • • - . . . . * • ; ;í-rí TYP 005 25V - -2 ;OS 1 4.5 MAX •UNITS ; '0.15 %/v .: 2 . pA kn í DC Electrical Characteristícs (Contir ued)¡/, -::,.DESIGN GUIDELINES' '" • ; * " *Mj'- ...'.-.. t; ^ • • • ' * , . ' *• '. f . . • . _, , . " Voltage Across Laddec . ,• ' ' ' " • • ' ,, • ' > - , VREFÍ-I-) .'-""* '} * Voltage, Top o'f Ladder : • • • ' • ' . '. ¡': i 'i- ' - I '" * .• 2 %.-; -." i'.' -r "¡ . i^ í c ' '" ' - VREF(— ) •" • í'". " ' • • • •:•..;/.r ^'.vj--*^ '"' ?~ •- '.- ' ' •'•• .'•'•-. --' ' "•'. '4*f':':.-. " . • " / ' , . ^"' • . - -, "* MIN . ;,. ' ' '" •l .-,.-..," .'•> :. ••) , ;• 0.512. , .MAX 5.12. -' . *-...'. .;.- W* <"••- ; ; ¿ ' .. -;:' '." * .. "' ' • • • - .•'•.v-.-xc.-,' • • •'..,-:*.• •; . --- • .r;a ' . / ' - - • • ' • ' - " í ..,.,. -.^ ^ ¿-i* ^ VGC ^•••-•~ — :, 7^-~^~r~~~^-''~ • , *""rr-. '*' . " ' -V . .;. v'; .• •ó.-i . -v 2 , ^ '-,.( * ._ . ' • - • • • • * , -r.'' *w ' • v '.. • J • )¿ -. - * ''.j • . ; . / " - * ' T . * ,t ^ '.Í-Í • i • ' > '""*" .* .••"•?"-/ • • ."-V í: 'v' '. \j jf •.'t.^ ^ ' '.• C' "t Í-" T 7 VGC+O.I 'X ,V# • - * * • - " i .»;..»• , -."". • "i ..»:." ' . I "" " • - ' "* », ~.~' " * " . , / . ."' ' •? •. -r / ' • UNITS 5.25 VGC VGC "" 1' ' , .: • - . ' ' ,-, -W¿r.t'j¿'r.l^ :'.'"&gt*i3> •• '.7;' "~V~"7-> -¿."i ~ • .- *.""' TYP ^^H3.1 rív.'.'r. ' -'- -t 2a • '' . 0.1- ;. Measured at Ref(-) .• ' '' * ' -0,1 . . '• | .' CONDITIONS ' .3^- _!. '-ir-»;-..-í A, '. • ' , . ; ' -. -' • .Measu.red at RLADDER/2 . , , •• ' * ft x ~- -C:-' .* •• j •. r-v7^ ^. \ .^ ' vl^'K^ . -•'"> ': '> " ' •' ' J . Measured"at"Ref(+Í j •:. Voltage, Bottom of Ladder - , ".From RefJ+fto Reí(-) " • . - . , . • - . f Ladder '. • .' ;f. .'.' ;•• i f PARAMETER Í^<M^ p i -r;..s:.;"'••Í''M " * ' '.'.'''^ ;-,;.' ••"'--. *. "- •~'.' : " ' '•• :i w< ". ' . " • ' - *' !i ;.-' .-"; -5 ..;-'¿í. .; ^^ M-wtA...ft¿).« ¿ZJ~ i - -~-~ - • "'•' v" ~™"- "•''*" 5 '. •~-T"!'* AC Eléctrica! Characterisíics7 ¿iX .;x'-;,!r;:.^y ^¿^.Iv^/'v-^ í!'^íí.v;rt?7>i>.^:jci;?;i " .' ' "• ., -. :...' TA = 25°C, V CC = VREFM = 5V, VREFÍ-) = GND '".; ." ". •' ~ ' ' PARAMETER ' ' tvvs Start Pulse Width. fWALE ' Mínimum ALE Pulse tfj' - ^ .'" : :. ''«' ' ' tW. tHO,' '- . . ' - . • ' '•'. .(Figure 5) -c ._ •.,.•; . From ALE * CL° T O p F ; .. " TRI-STATE Control CL= 5o . ' Conversión Time . fc Clock Frequency • tEOC EOC Delay Time - -*.\ -. Input Capacltance . ." • : ' - ' 100 " 100 . ..50' "--• ' ,> - '."'."' 1 , • ' ** .. - , • fr .' : _ -*. •(. :_ -1: -1 i . . - * . " •'. - - • At Control Inpms •'.. . t .,>' • -* (Note 12) Note 12: Caoacitan^e puaranieetJ by periodic tening. '.t * ._. r 90 i .100 JO ; -': •• • _/» • i <: V '1200 ' 8 i í • .. *" ' ' " ,5 . 5 . -_ • ' ' » * • " , ' 10 •'•'-... . f '__-' *í,r ">%.' • Li " ns .' /• . . -;i-'"v"ins . ;^. **.*•*' .• ' ns' " -' .pro»,:-;,: . ,-„;-, /ís-. -t .kHz Clock 15 • - Pericxís . ' pF 7 ' 7.5 ' . <: /-.' ;• * PF - . ~ J - '• ns"'' *. .. I ? ' — •'£'¿"^Vr:. í "i S O " ' ¿*. - ; - 7 -'' H i».í 540 • -. - • -i." 2.5 ^ . J¿ •-? i-.' . "250-V *" ".* ""' • ' Capacitance • ..*;'•• í TRI-STATE Output ' 125' « , At MUX npuis' . ."• _ . • 4 - , • '• : " * " . At TRI-STAT6 Outputff. -' ' , ,- --. - • • • NOI* 11: The ouip-Jt! of the data rtgcier are updaied one clock cycit before the mlng edg* pf EOC. t . Í25 " - " ' . ' ' * • : • - - í '"- •• ; ./-- •l " ' • '" ' ' - r ' -* .. 25. ,; .'3J. ; UNITS , ni" ' . . ' 25 -. . fc = 640 kHr. (Figure SJ (Note 11 1 • (Figure 5} .: ' 50 ' . . .-'-'. "¿-" '•-,;"-J';i!: _ --:• - - - . CJN , COUT 2CQ ~ •'•. ' *'íCVí"''"C; .'Ti'- MAX - TYP _...200 -. CL= 10 pF, RL= iok' ~ • -r ~ ' "• '• r j .--- - í MIN , ^ •* "tlH't'oH " TRI-STATE Conirol ' ' . to H¡-2 : >. . aF . •• , . . to Q Logic State l¿ V.U" • RS^-'RO N <5kn.|' . Analóg MUX Delay Time . -— -;•< .'{ .,'".•• ; Address Hold Time . * (Figure 5} Address Set-Up Tíme -, •. IR •'<-». • (Figure 5) --^y-i, j. •^"•---/ Wídth is CONDITIONS ' (Figure 5)_¿^ - L*' ,. • " -"r. ' _ - . . - • - — • ."•'-• • • ,' , •», :*--(-. - pF í . 133 TIming Diagram v-'1'-- . c.;-i.-v.-' " • FIGURES . / ' • 1 « ;•,»:; * . - Typíca! Performance Characíeristícs 1.25 2.5 3.75 V,N(V) FIGURE 6. Compnrator I|^j vi « - ': • - ^ - - . ^ ;; • '"• O .; i • " í *""' ! ' 1.25 _. L ..';*__...4 2.5 v i« (ví .. ' • 3.75 . ' /"•- -;. FIGURE 7. Muhiplexer RON V1 VJN ' 5 139 BIBLIOGRAFÍA.].- Balido. Hugo., -"Faa^o/L de Po-£enc>úi En £-ÜLO.uJjto¿ con T-ótx^ío'r.e^'.' 2.- Síotií £>a.uxld., "/mndboofe o^ Op&iat-LonaL kmpLLfceA CxActult fexixlgd" Me. G/LOLU - Hx^£, 1976. 3.- PaAecíe-ó González EduaAdo., " Pa&tosi cíe Pote.nc¿ci en CxAct^óío^ con no L-¿nea£" , Te^xL¿ de Guiadof o£¿,, "Gata. paAa M&d¿oÁ.o 5.- NatioiiaJL Sem¿Q.on.da<i£oJL., " LxJaeaA Ap£^ca^¿oít/i" Uo£uinen T, J 9 7 2 .