TEMA 4. TRANSISTORES UNIPOLARES. 4.1. Transistores unipolares: JFET y MOSFET. S

TEMA 4. TRANSISTORES UNIPOLARES.
4.1. Transistores unipolares: JFET y MOSFET.
Los transistores JFET (Junction Field Effect Transistor) y MOSFET (Metal Oxide
Semiconductor Field Effect Transistor), son dispositivos semiconductores de tres
terminales cuyas corrientes se controlan mediante un campo eléctrico creado por una
tensión aplicada entre dos de sus terminales. Son dispositivos controlados por tensión.
Los BJT son dispositivos controlados por corriente
También a diferencia de los BJT los procesos de conducción tienen lugar en ellos
fundamentalmente por los portadores mayoritarios, lo cual da pie a la denominación de
transistores unipolares.
Existen dos tipos básicos de transistores unipolares: FET de unión (JFET) y FET de
puerta aislada (IGFET). Este último tipo se conoce más por las denominaciones: MOS,
MOST o MOSFET. Se usarán las denominaciones FET para el primer tipo y
MOSFET para el segundo.
4.2. El FET.
De cada uno de los dos tipos de transistores unipolares, FET o MOSFET, existen dos
formas básicas: canal n y canal p. Para el estudio del FET se usará un FET canal n.
La figura 4.1 muestra el perfil de la estructura de un
FET canal n, junto con dos fuentes de alimentación
de tensión constante VGG y VDD, y una resistencia RD
que servirán para polarizar el dispositivo.
Un FET canal n es una barra de semiconductor
extrínseco tipo n, en cuyos extremos S y D, terminales
de surtidor y drenador, dispone de contactos
ohmicos. En los laterales de la barra hay dos bloques
de semiconductor extrínseco tipo p+ con contactos
óhmicos cortocircuitados externamente, es el terminal
de puerta, G.
Entre drenador y surtidor existe una diferencia de potencial VDS, y para valores
pequeños de VGG, circulará una corriente IDS cuyo valor estará limitado por la
resistencia externa RD y por la resistencia del cuerpo semiconductor n. Esta corriente la
forman los electrones libres del semiconductor extrínseco n, portadores mayoritarios.
Estos portadores circulan del surtidor hacia el drenador, por ello los nombres que toman
dichos terminales. La corriente de huecos en la barra n se puede obviar por ser
despreciable frente a la de los electrones..
Si se aumenta el valor de la fuente VGG, sin disminuir VDD, disminuye la corriente IDS.
Dado que la unión p-n está polarizada inversamente, la conducción en ella es
despreciable, la disminución de IDS solo se puede justificar por un aumento de la
resistencia de la barra semiconductora n. Se tratará de analizar en detalle que es lo que
está sucediendo.
La pila VGG polariza inversamente la unión p-n. La
zona p+ está mucho más dopada que la zona n (NA >>
ND), la profundidad de la zona de cargas descubiertas
en la zona n será mucho mayor que la profundidad de
la zona de cargas descubiertas en la zona p (ln >> lp).
Al aumentar VGG se aumenta la zona de cargas
descubiertas fundamentalmente en la zona n (ln) lo
cual estrecha el canal de conducción en dicha zona
hasta una anchura x, figura 4.2. La disminución de la
sección del canal de conducción aumenta la
resistencia equivalente del cuerpo semiconductor n
Fig. 4.2 y disminuye la corriente de drenador a surtidor, IDS.
Tal como muestran las curvas características de salida del FET canal n 2N3819, figura
4.3, para un valor fijo de VGS, VGS = -VGG, en el intervalo de valores 0V > VGS > -3V al
aumentar VDS paulatinamente desde 0V, en un principio IDS aumenta rápido y con una
dependencia casi lineal con VDS, hasta que se llega a un valor de saturación a partir del
cual casi no aumenta con VDS. La razón de ello es que los incrementos en la diferencia
de potencial VDS se suman a la diferencia de potencial VGS, dando lugar a una gran
diferencia de potencial negativa puerta-drenador mayor que la diferencia de potencial
puerta-surtidor, el canal de conducción se estrecha más en las proximidades del
drenador que del surtidor, figura 4.2. Para cada valor de VGS existe un valor de VDS
que contrae el canal de conducción hasta que solo deja un pequeño paso que estabiliza
el valor de la intensidad de corriente que pasa. Se ha alcanzado un valor tan alto de
campo eléctrico en el canal que la corriente eléctrica deja de cumplir la ley de Ohm.
Antes de continuar con un análisis más detallado de la gráfica de la figura 4.3, conviene
introducir el parámetro tensión de estrangulamiento Vp, el subíndice p procede de su
denominación en inglés pinch-off. Si en el circuito
de la figura 4.2 se cortocircuitan los terminales de
drenador y surtidor del FET, la corriente IDS se
anula y el nuevo perfil de la zona de cargas
descubiertas es el que muestra la figura 4.4. Según
se vio en el tema 2º (2-19), la longitud de la zona de
cargas descubiertas en una unión p-n:
l = ln + lp ln ND = lp NA
Fig. 4.4 ya que en esta unión:
como:
El valor de polarización inversa de puerta a surtidor que anula el canal de conducción
será el que anule c:
Expresión en la que se a despreciado VO, diferencia de potencial en la unión en ausencia
de polarización externa, ya que VO << VGS. Despejando el término (qND/2e ) en (4-2), y
sustituyendo en (4-1), se obtiene:
Despejando c en la expresión (4-3):
De las curvas de la figura 4.3 se deduce que para valores pequeños de VDS, el cuerpo
semiconductor entre drenador y surtidor se comporta como una resistencia cuyo valor
es función de VGS, y esta dependencia se rige con buena aproximación por la expresión:
Un parámetro que suelen suministrar los fabricantes de FET es el valor de la resistencia
rd para VGS = 0, rO
El FET para valores de VDS pequeños se comporta como una resistencia controlada por
tensión, esta zona de funcionamiento se denomina zona óhmica. En la gráfica de la
figura 4.3, la línea que marca el límite derecho de esta zona lo da la expresión:
VDS = VGS - VP
donde se ha de tener en cuenta que VP es una tensión negativa al igual que VGS. Para
valores de VGS £ VP el canal de conducción se corta y se entra en una nueva región: la
región de corte. Esta región, en la figura 4.3, la delimita el eje x.
Entre la zona óhmica y la zona de corte está la zona donde habitualmente se escoge el
punto de funcionamiento del FET: zona de saturación. En esta zona, dada una tensión
VGS constante, y en el intervalo:
0 >= VGS > VP
la corriente IDS prácticamente no varía al aumentar VDS. Esta corriente cumple la
expresión:
La ecuación (4-6), denominada ecuación de
Shockley, servirá para la obtención del punto
de funcionamiento del FET mediante un
adecuado circuito de polarización, ya que los
parámetros VP e IDSS son datos de partida,
propios del FET que se use.
En la figura 4.5 se muestra la gráfica de la
expresión (4-6), para un FET cuyos
parámetros son: VP = -4 V e IDSS = 8 mA.
En la figura 4.6 se da el símbolo de un FET canal n con los tres
terminales: puerta (G), drenador (D) y surtidor (S). Fig. 4.6
Para un FET canal p la curva característica es la simétrica respecto de los ejes x e y de
la de un FET canal n, figura 4.5. En la figura 4.7 se muestra el perfil de un FET canal
p, su curva característica y el símbolo que lo representa con los tres terminales.
4.3. Polarización del FET.
Al igual que para el BJT, también existen diferentes métodos de polarización de un
FET, varios de ellos se muestran en la figura 4.8 para un FET canal n, pero también
para este tipo de dispositivo el método normalmente más adecuado para polarizar un
FET es con divisor de tensión en la puerta, resistencia entre alimentación y drenador, y
resistencia entre surtidor y tierra tal como muestra el circuito c de la figura 4.8. La
razón se analizará en un problema resuelto al final del tema.
Limitando el análisis, al FET canal n polarizado por divisor de tensión en puerta, el
primer paso es obtener la tensión en el terminal de puerta VG,.Dado que la corriente de
puerta es despreciable, corriente de una unión p-n polarizada inversamente, se cumplirá:
La diferencia de potencial entre puerta y surtidor, VGS, cumple la ecuación:
VGS = VG – VS = VG - RS IDS
(4-7)
La intersección de la recta dada por
la ecuación (4-7) y la curva del FET
que se muestra en la figura 4.5, da el
punto de funcionamiento del FET, (1,8V, 3 mA)
Para dibujar lo que será la recta de
carga, ecuación (4-7), se usan dos
puntos:
a: IDS = 0 VGS = VG
Fig. 4.9 b: VGS = 0 IDS = VG / RS
4.4. Modelo de pequeña señal del FET.
Las curvas características de salida de un FET, figura 4.3, muestran que el valor
instantáneo de la intensidad de la corriente de drenador iD es función del valor
instantáneo de la tensión de puerta-surtidor, vGS, y del valor instantáneo de la tensión
drenador-surtidor, vDS:
Por tanto se cumplirá:
donde:
También se suele definir el parámetro:
que cumple la relación:
De la definición de gm y de la expresión (4-6), se obtiene:
donde:
El parámetro gm0 es positivo ya que VP es un voltaje negativo.
Teniendo en cuenta la ecuación (4-8) y que desde puerta hacia el FET la impedancia
que se ve es muy alta, la de una unión p-n polarizada inversamente, el circuito
equivalente para pequeña señal que se deduce para el FET, es el que se muestra en la
Para altas frecuencias hay que añadir las capacidades interelectrodos: Cgs capacidad
equivalente entre puerta-surtidor, Cgd capacidad equivalente entre puerta-drenador y Cds
capacidad equivalente entre drenador-surtidor. En la figura 4.11 se muestra el circuito
equivalente para altas frecuencias.
La mayor de las tres capacidades del circuito previo, para los FET normales, es menor
de 10 pF.
4.5. MOSFET.
Los dispositivos MOSFET se diferencian esencialmente de los FET en que el terminal
de puerta, G, no tiene contacto óhmico con el semiconductor, está aislado de éste por
una placa de óxido de silicio, SiO2.
Existen dos tipos de MOSFET: MOSFET de empobrecimiento o deplexión y el
MOSFET de enriquecimiento o acumulación.
4.5.1. El MOSFET de deplexión.
El MOSFET de deplexión o empobrecimiento
canal n se diferencia del FET canal n en que el
terminal de puerta, G, está aislado del canal de
conducción por una capa de óxido de silicio SiO2.
y existe un sustrato de semiconductor tipo p cuyo
terminal habitualmente se conectará externamente
al terminal de surtidor, figura 4.12.
El mecanismo de control de la corriente IDS por VGS es similar al del FET: si se hace
VGS negativo se producirá una zona de cargas descubiertas, deplexión, en la zona n
pegada al aislante de puerta, la cual disminuye la sección del canal de conducción. El
incremento de VGS en valor negativo aumenta la profundidad de esta capa de deplexión
y lo llega a cerrar para un determinado valor negativo de VGS que también se
denominará VP. Es un proceso de modulación de la conductividad del canal de
conducción similar al descrito para el FET.
La ecuación que relaciona la corriente IDS con la tensión VGS en un MOSFET de
empobrecimiento canal n es la misma que para un FET canal n (4-6):
El MOSFET canal n, a diferencia del FET canal n, también funciona para valores
positivos de VGS. Para valores positivos de VGS aumenta la concentración de electrones
en las proximidades de la puerta, el canal de conducción se refuerza y mejora su
conductividad Un FET canal n la tensión VGS no se debe llevar hasta valores positivos,
por lo menos por encima de 0,5 V, ya que entonces la
unión puerta-surtidor se polarizaría directamente y el
dispositivo ya no actuaría como un FET. En la figura
se muestra el símbolo del MOSFET de
empobrecimiento canal n. En el símbolo del MOSFET
de empobrecimiento canal p la flecha cambia de
sentido.
4.5.1. El MOSFET de acumulación.
También denominado de enriquecimiento se
diferencia del MOSFET de
empobrecimiento en que no existe canal de
conducción de semiconductor tipo n entre los
bloques n+ de drenador y surtidor, para el
tipo canal n, figura 4.14. El canal de
conducción se induce mediante una tensión
externa aplicada entre puerta y surtidor.
Aplicando una diferencia de potencial entre los terminales de drenador y surtidor,
VDS, sin que exista diferencia de potencial entre puerta y surtidor, la corriente IDS será
despreciable ya que no hay canal de conducción entre drenador y surtidor.
Si se aplica ahora una diferencia de potencial positiva entre los terminales de puerta y
surtidor, VGS, se creará un campo eléctrico perpendicular al dieléctrico aislante en la
zona de puerta que inducirá cargas negativas en la zona del semiconductor próxima al
aislante del terminal de puerta. La conductividad de drenador a surtidor empezará a
aumentar lentamente con la tensión VGS, hasta que se llega a un valor de VGS (VT) en
que la corriente IDS ronda los 10 A, a partir de la cual IDS va a aumentar fuertemente:
se ha inducido un canal n de conducción, figura 4.15. Para valores de tensión VGS
mayores de VT, la corriente de drenador a surtidor aumenta según la relación:
El parámetro k depende de las características de fabricación del dispositivo.
La tensión VT suele estar entre 4V y 6V. Dado que estos niveles de tensión no los haría
compatibles con los circuitos digitales basados en BJT, este tipo de circuitos se tratarán
en el segundo cuatrimestre, se han modificado las técnicas de fabricación a fin de
reducir VT y además mejorar las características de funcionamiento, como por ejemplo
las capacidades parasitarias.
En la gráfica de la figura 4.16 se dan las curvas de salida de un MOSFET de
enriquecimiento canal n, . En ellas se muestra que para VGS por debajo de 2,7V la
corriente de drenador-surtidor es despreciable. Las curvas de salida de un MOSFET de
empobrecimiento canal n, son iguales pero el valor de VP es
negativo.
En la figura 4.17 se muestra el símbolo de un MOSFET de
enriquecimiento canal n, donde como es habitual el terminal
de sustrato, la flecha, está interconectado con el terminal de
surtidor. El símbolo del MOSFET de enriquecimiento
canal p es el mismo que el de canal n pero con la flecha en
sentido contrario
4.6. Polarización del MOSFET.
Se usan los mismos tipos de polarización que para el FET, pero para seleccionar el
punto de funcionamiento se ha de tener en cuenta que la curva que se obtiene de la
relación entre IDS y VGS para un MOSFET canal n es diferente para los tipos de
empobrecimiento y enriquecimiento, tal como muestra la figura 4.18.
Para seleccionar el punto de funcionamiento de un MOSFET de empobrecimiento
canal n se parte de los parámetros IDSS y VP, que el fabricante da en las hojas de
especificaciones del dispositivo, en la figura 4.18, estos parámetros son VP = -4V e IDSS
= 10mA. Para un MOSFET de enriquecimiento canal n, el fabricante suministra el
parámetro VT y un punto en conducción del dispositivo (VGS, IDS) que en la figura 4.18
son: VT = 3V y (5V, 5mA).
4.7. Modelo de pequeña señal del MOSTFET.
El modelo de pequeña señal para baja y media frecuencia es el mismo que para el del
FET, figura 4.19, pero hace falta hacer algunas precisiones para cada tipo de
MOSFET.
Para un MOSFET de empobrecimiento canal n la relación entre IDS y VGS, y gm y
VGS es la misma que para un FET canal n:
En este dispositivo gm0 no es el valor máximo que puede tomar gm ya que VGS admite
valores positivos. El parámetro rd lo suministra el fabricante en las hojas características
del dispositivo en forma de una admitancia yOS (rd = 1 / yOS).
Para un MOSFET de enriquecimiento canal n la relación entre IDS y VGS toma una
expresión diferente, que según se vio en (4-14) es.
De la definición de gm en (4-9):
El parámetro rd se obtiene en las hojas características del dispositivo a partir de la
admitancia yOS (rd = 1 / yOS).
Para altas frecuencias el circuito equivalente se modifica mediante la inclusión de las
capacidades interelectrodos. El circuito resultante es el mismo que se obtuvo para el
FET canal n, figura 4.11.