UNIDAD III - ITCh DEPI

Equation Chapter 1 Section 3UNIDAD III.- CONVERTIDORES A/D Y D/A (Sistemas de
adquisición de datos).
Introducción.
- Teorema de muestreo.
3.1.- Definición del tiempo de conversión.
Desde el instante en que se obtiene una señal proveniente del sensor, hasta que la
computadora calcula el error y el esfuerzo de control, traduciendo el valor numérico en
una señal eléctrica apropiada para alimentar la planta, transcurre cierto tiempo. Los tres
principales retardos en el procesamiento del esfuerzo de control son:
1. Retardo de entrada (conversión analógica a digital A/D).
2. Retardo computacional (calculo del error, calculo del esfuerzo de control).
3. Retardo de salida (conversión digital analógica D/A)
Es importante aclarar que tanto las constantes de tiempo del sensor como la del manejador
de potencia deben estar consideradas en planta, de otra forma deberán considerarse como
tiempos de retardo.
El periodo de muestreo To deberá ser lo suficientemente grande a fin de no ser afectado por
los tres retardos antes mencionados:
To >> (TA/D + TC + TD/A) + (1/2f)
(3.1)
F  Frecuencia de la señal a muestrear.
3.2.- Sistemas de conversión.
Todo lo de sistemas de adquisición.
3. 3 Convertidores análogo a digitales (A/D).
Es el dispositivo que le permite a la computadora obtener datos que expresan la medición
de las condiciones en que se encuentra un sistema o proceso.
El dispositivo puede tener uno o varios canales de entrada. Los convertidores análogo a
digital convierten una señal de voltaje a una palabra de n bits de ancho que representan n
valor binario.
El convertidor analógico a digital puede dividirse en tres etapas (método de aproximaciones
sucesivas ??):
1. Etapa de muestreo y retención, para mantener fija la señal de entrada.
2. Un cuantificador que aproxime el valor de la señal a través de comparaciones.
3. Un codificador que convierta el valor aproximado, en un valor digital en código
binario.
Diagrama a bloques de un convertidor A/D.
La máxima razón de cambio para que el promedio de la señal de entrada se mantenga
dentro de un bit menos significativo de resolución (máxima resolución) se puede
especificar a través del siguiente análisis:
Considere una señal de voltaje es(t) aplicada a la entrada de un convertidor analogico a
digital como la que se muestra en la figura siguiente.
es(t)
V
Tc
Vs
t
ts
Figura.- Incremento en el voltaje de la señal es(t) durante el tiempo de conversión Tc.
La relación de incremento de voltaje esta en función de la rapidez de cambio de la señal
es(t) durante el tiempo de conversión Tc:
V 
des (t )
t
t ts
(Tc)
(3.2)
Se dise para una resolución de un bit menos significativo en un convertidor de n bits es
necesario mantener la siguiente relación:
V
 2 n
V fs
(3.3)
Vfs Es el voltaje a plena escala.
De las ecuaciones anteriores podemos encontrar que:
de (t )
V  s
t
t ts

V fs 2 n
(3.4)
Tc
Ejemplo: Un convertidor análogo a digital utiliza un voltaje de plena escala de 10V, tiene
un tiempo de conversión de 0.1 s y posee una resolución de 11 bits. ¿Cuál será la máxima
razón de cambio para una señal de entrada a fin de no perder un bit menos significativo
durante el periodo de conversión?.
V 
10(211 )
V
 0.0488
0.1
s
Si la señal de entrada es una onda senoidal de la forma:
es (t ) 
V fs
2
sen( wt )
(3.5)
Resolviendo la ecuación de V, ecc. 3.4, y evaluando para un t=0 obtenemos:
Vsf
2
w cos( wt )
w  cos(0) 
wmax 
t 0

Vsf 2 n
Tc
21n
Tc
1
Tc(2n 1 )
(3.6)
Para la selección de un convertidor analógico a digital hay que tener en cuenta la máxima
razón de cambio de la señal de entrada y teorema de muestreo para no perder información
de componentes de alta frecuencia y poder hacer una buena reconstrucción de la señal de
entrada.
3.3.1 Limitación en la frecuencia A/D debido a la rapidez de cambio de la señal de
entrada.
El tiempo de conversión depende de la resolución y el método utilizado por el convertidor
que varia entre los 50ns hasta 200s.
En la siguiente tabla muestra las técnicas de conversión más comerciales tomando como
base una resolución de 12 bits.
Tabla.- Comparación entre convertidores.
Tipo de convertidor Razón de conversión Costo/ Complejidad
Contador de rampa
1000/s
Bajo
Tracking
1000/s
Bajo
Aproximaciones
sucesivas.
106/s
Medio
Rampa sencilla.
1000/seg
Bajo
Doble rampa
1000/s
Bajo
Flash
106/s-108/s
Alto
Comestarios
Necesita
entrada
estable.
Necesita
entrada
estable.
Hasta cierto punto,
necesita
entrada
estable.
Pierde
estabilidad
para cambios en la
temperatura.
Integra a la seña de
salida.
Salida
siempre
disponible.
3.4.- Convertidores digital análogo (D/A).
Este dispositivo le permite a la computadora comunicarse con el mundo exterior al
convertir la estrategia de control, en código de máquina, en un voltaje analógico definido.
El voltaje de salida de un convertidor D/A puede ser representado mediante la ecuación:
Vo  Vref ( A1 21  A2 22  ......... An 2n )
Donde:
Vref - Voltaje de referencia.
A1,A2…An - Dígitos binarios de la palabra de control
A1 es el bit menos significativo y corresponde al voltaje de referencia sobre dos, mientras
que An es el bit mas significativo igual a Vref/2n, lo que constituye el cambio analógico más
pequeño que puede ser producido por el convertidor, definido como resolución del
convertidor.
3.5.- Reconstrucción de la estrategia de control mediante el convertidor D/A.
Lo ideal es que la computadora generara la señal de control en forma continua a fin de que
la respuesta de la planta fuese más fiel al seguimiento en el cambio de referencia.
En un sitema convencional, un interruptor se cierra cada periodo de muestreo T para
admitir una señal de entrada. En la práctica, la duración del muestreo es muy corta en
comparación con la constante de tiempo más significativa de la planta. Un muestreador
convierte una señal de tiempo continuo en un tren de pulsos que se presenta en los instantes
de muestreo, t=0,T,2T,..... donde T es el periodo de muestreo. Observe que entre dos
instantes de muestreo consecutivos el muestreador no transfiere información. Lo que
trae como consecuencia que dos señales cuyos respectivos valores en los instantes de
muestreo sean iguales drán como resultado la misma señal muestreada.
La retención de datos es un procesos de generación de una señal en tiempo continuo h(t) a
partir de una secuencia en tiempo discreto x(kT) y esta es la función del convertidor D/A.
Un circuito de retención convierte la señal muestreada en una señal de tiempo continuo,
que reproduce aproximadamente la señal aplicada al muestreador.
La señal h(t) durante el intervalo de tiempo kT  t< (k+1)T se puede aproximar en un
polinomio como sigue:
h(kT  )  an n  an1 n1  ....  a1  ao
(3.7)
donde 0    T , Observe que h(kT) debe ser igual a x(kT), o
h(kT )  x(kT )
Por lo tanto la ecuación 3.7 la podemos rescribir como:
h(kT  )  an n  an1 n1  ....  a1  x(kT )
(3.8)
Si el circuito de retención de datos es un extrapolador polinomial de n-ésimo orden, se
conoce como retenedor de n-ésimo orden. De modo que si n=1, se denomina retenedor de
primer orden. El retenedor de datos mas sencillo se obtiene cuando n=0, analizando la
ecuación 3.8, estoes cuando:
h(kT   )  x(kT )
(3.9)
donde 0    T y k=0,1,2,3…
La ecuación 3.9 muestra que el circuito retiene la amplitud de muestra e un instante de
muestreo al siguiente, todo un tiempo de muestreo. Este retenedor de datos se conoce como
retenedor de orden cero, o sujetador o generador de señal de escalera.
En la figura siguiente se muestra un muestreador y un retenedor de orden cero. La señal de
entrada x(t), se muestrea en instantes discretos y la señal muestreada se pasa a través del
retenedor de orden cero. El circuito retenedor de orden cero suaviza la señal muestreada
para producir la señal h(t), la cual es constante desde el último valor muestreado hasta que
se puede disponer de la siguiente muestra, como se muestra en la ecuación 3.9.
Ahora obtendremos el modelo matemático de la combinación de un muestreador real y de
un circuito de retención de orden cero. A partir del hecho de que la integral de la función
impulso es una constante, podemos suponer que el retenedor de orden cero es un integrador
y la entrada al circuito de retención es un tren de impulsos.
x(t)
x(kT)
h(t)
t
t
t
Retenerdor de
orden cero
x(t)
Muestreador
h(t)
x(kT)
Figura.- Muestreador y retenedor de orden cero.
Un modelo matemático para el muestreador real y el retenedor de orden cero se puede
construir como se muestra la siguiente figura, donde Gh0(s) es la función de transferencia
del retenedor de orden cero y x*(t) es la señal muestreada mediante impulsos de x(t).
x(t)
x*(t)

X*(t)
Retenerdor de
orden cero
h(t)
H(s)
Figura.- Modelo matematicodel muestreador y retenedor de orden cero, que
consioste en un muestreador mediante impulsos y una función
de transferencia Gh0(s)
Suponiendo que x(t)=0 para t<0, entoces h(t) esta relacionada con x(t) de la siguiente
manera:
h(t )  x(0) 1(t ) 1(t  T )  x(T ) 1(t  T ) 1(t  2T )  x(2T ) 1(t  2T ) 1(t  3T )  .......

h(t )   x(kT ) 1(t  kT )  1(t  (k  1)T 
k 0
Puesto que:
e kTs
L 1(t  kT  

s
(3.10)
La transformada de Laplace de la ecuación 3.10 se convierte en:
e kTs  e ( k 1)Ts
L  h(t )  H ( s)   x(kT )
s
k 0

(3.11)

1 e
s
Ts

 x(kT )e
 kTs
k 0
De la figura anterior tenemos que:
H (s)  Gh0 (s) X *(s)
(3.12)
Debido a que:

X *( s)   x(kT )e kTs
k 0
La ecuación 3.11 se puede rescribir como:
H (s) 
1  eTs
X *( s)
s
(3.13)
Comparando las ecuaciones 3.12 y 3.13 , se ve que la función de transferencia del retenedor
de orden cero está dada por:
Gh 0 ( s ) 
1  e Ts
s
(3.14)
Observe que la forma matemática del sistema muestreador retenedor de orden cero como se
muestra en la figura siguiente, es equivalente al que se muestra figura b) desde el punto de
vista entrada salida. Esto es un muestreador real y retenedor de orden cero se puede
reemplazar por un sistema de tiempo continuo matemáticamente equivalentes. Formado por
un muestreador mediante impulsos y una función de transferencia como lo muestra la
ecuación 3.14. Los dos proceso de muestreo se distinguirán por la manera en que se dibujan
los interrupatores para el muestreo.
Retenerdor de
orden cero
x(t)
Muestreador
h(t)
x(kT)
(a)
x(t)
x*(t)

Gh 0 ( s) 
X*(t)
1  e Ts
s
h(t)
H(s)
(b)
Figura.- a) Muestreador real y retenedor de orden cero b) modelo matemático.
3.6.-Respuesta a la frecuencia del retenedor de orden cero.
La función de transferencia de un retenedor de orden cero esta dada por la ecuación:
1  e Ts
s
La respuesta a la frecuencia la podemos obtener sustituyendo s por jw:
Gh 0 ( s ) 
1  eTjw
Gh 0 ( jw) 
jw
2e
 
 1 Tjw
2


 e1/ 2Tjw  e  1 2 Tjw 




2 jw

Tsen wT
wT
2

2 e 12 Tjw
(3.15)
(3.16)
De aquí obtenemos que la amplitud del espectro de frecuencia de Gh0(jw) es:
Gh 0 ( jw)  T

sen wT
wT
2

(3.17)
2
La magnitud se hace cero en la frecuencia igual a la frecuencia de muestreo y en múltiplos
de la frecuencia de muestreo.
fs 
1
, w  2 f
T
sen   f 
fs 

Gh 0 ( jw)  T
f
fs
0
f  fs
En la siguiente figura se muestra el resultado para T=1 seg.
Figura.- Respuesta a la frecuencia (magnitud) del retenedor de orden cero para T=1 seg.
En la siguiente figura se muestra el resultado para T=0.02 seg.
Figura.- Respuesta a la frecuencia (magnitud) del retenedor de orden cero para T=0.02 seg.
El angulo de fase esta determinado por:
G
h0
( jw)  T

 sen wT

sen wT
wT
2  e 
 1
2
2
 e 
 1
2
 jwT
(3.18)
2

Donde
e 
 1
2

 jwT  sen wT  wT
2
2
 jwT   wT
2
sen  wT 2   0
0
o

1800
Figura.- Diagrama de bode de un retenedor de orden cero, para T=1 seg.
Figura.- Diagrama de bode de un retenedor de orden cero, para T=1 seg.
(0.707 T, -3dB de atenuación)
Conclusiones.
 La curva de magnitud tiende a - decibeles en puntos de frecuencia que son
múltiplos enteros de la frecuencia de muestreo ws=2/T =6.28 rad/seg fs, Las
discontinuidades de la curva de fase se presentan también en estos puntos de
frecuencia.
 La salida del retenedor de orden cero depende de la frecuencia de muestreo ws. Esto
es, la salida del retenedor se puede hacer tan cercana a la señal de tiempo continuo
original haciendo que el periodo de muestreo T sea tan pequeño como la situación
práctica lo permita.
 El circuito de retención es de orden cero a menos que se indique otra cosa.
 Teorema de muestreo: Si ws, definida como 2/T, donde T es el periodo de
muestreo, es mayor que 2w1, o
ws > 2w1
donde w1 es la componente de más alta frecuencia presente en la señal e tiempo
continuo x(t), entonces la señal x(t) se puede recontruir completamente a partir de la
señal muestreada x*(t).
 No es posible reconstruir con precisión la señal de tiempo continuo en un sistema de
control práctico una vez que este se ha muestreado (puesto que un filtro pasa bajas
ideal no es posible construirlo).
3.7.- Elementos de instrumentación.