Ejemplo de un detector de secuencia con el 74163

USO DEL CONTADOR 74163 PARA DETECCIÓN DE SECUENCIAS
Para explicar el uso del contador como detector de secuencias, utilizaremos el ejemplo
del detector de la secuencia ‘111’, el cual anteriormente se resolvió por medio de flipflops tipo D. Los primeros pasos del diseño son exactamente iguales, encontrando la
primera diferencia a partir de la elaboración de la tabla de verdad.
TABLA DE VERDAD
x
Estado
actual
Estado
siguiente
0
0
0
0
1
1
1
1
QB Q A
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
Entradas del 74163
z
QB+
QA+
CLR
LOAD
PT
B
A
0
0
0
0
0
1
1
1
0
0
0
0
1
0
1
1
1
0
0
0
1
1
1
1
1
X
X
X
1
1
1
1
0
X
X
X
1
1
1
0
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
0
0
0
1
0
0
0
1
En esta tabla se
deberán indicar los
valores necesarios en
las entradas del 74163
para que se produzca
el cambio de estado
correcto. Esto se
realiza de acuerdo a la
tabla de verdad del
74163. Se requieren
las entradas de control,
así como las de carga
paralela.
Por ejemplo, para el caso en el que el estado actual es S0 (QBQA=00) y la entrada es 0
(x=0), se tiene que el estado siguiente es S0. Esto es, que al presentarse el pulso en la
entrada del reloj, las variables de estado deberán mantener su mismo valor. De acuerdo
a la tabla de verdad del 74163, esto se consigue asignando a las entradas CLR, LOAD y
PT, los valores 1, 1 y 0, respectivamente, mientras que el valor de las entradas de carga
no importa.
ECUACIONES DE ESTADO SIGUIENTE
Para obtener las ecuaciones de estado siguiente, utilizaremos la sección de la tabla que
se encuentra sombreada. Esto se realizará por medio de mapas de Karnaugh.
x
0
1
PT
0
1
00
1
0
0
0
1
1
1
1
00
0
X
X
X
1
1
0
1
01
11
10
QBQA
QBQA
x
CLR
01
11
10
Los valores que se colocan en el exterior de las tablas corresponden a las variables de
estado y a las entradas del circuito (en amarillo). Las variables de estado son las salidas
del bloque de memoria (QA y QB), en este caso implementado por medio del contador
74163.
Una vez que los mapas se han llenado, se realizan las agrupaciones de los términos y se
obtienen las siguientes ecuaciones:
CLR= X + /QB/ QA
PT= X/QB + X/QA = X(/QA + /QB)
Las ecuaciones del resto de las entradas pueden ser obtenidas por observación de la
tabla de verdad. En el caso de LOAD, solamente se tienen términos con valor ‘1’ o no
importa (X), por lo que deberá ser conectada a un ‘1’ lógico. Para A y B, únicamente se
observan términos no importa, por lo que estas entradas pueden ser conectadas tanto a
un ‘1’ como a un ‘0’ lógico, sin afectar el comportamiento del circuito.
ECUACIONES DE SALIDA
Como el circuito se diseñó siguiendo el modelo de Moore, la salida depende únicamente
del valor del estado actual. Por lo tanto, la tabla de verdad para la salida, y el mapa para
obtener la ecuación quedan de la siguiente forma:
QB QA
0
0
0
1
1
0
1
1
z
0
0
0
1
QB
QA
Estado
actual
Z
0
0
0 0
0 1
1
1
De aquí se obtiene la ecuación de la salida:
Z = QAQB
CONSTRUCCIÓN DEL CIRCUITO
Para la construcción del detector de secuencia, se seguirá el modelo de circuito
secuencial antes mostrado, el cual está compuesto por tres bloques:
• Lógica de estado siguiente
• Elementos de memoria
• Lógica de salida
Utilizando el software Quartus II, se elaboran estos tres bloques, cada uno de manera
independiente, obteniendo los circuitos mostrados en las figuras 1, 2 y 3.
Figura 1. Lógica de estado siguiente.
Figura 2. Contador 74163 utilizado como elemento de memoria.
Figura 3. Lógica de salida.
Posteriormente, los tres bloques se interconectan para formar nuestro detector de
secuencias. El circuito resultante se muestra en la figura 4. En el bloque de memoria, las
entradas de carga C y D del contador no son necesarias para el circuito y son conectadas
a un valor fijo.
Figura 4. Detector de la secuencia de entrada 111.
La simulación del circuito arroja los resultados mostrados en la figura 5. La secuencia
de prueba para la simulación es 0101110. Se observa como la salida únicamente se
activa después de la detección del tercer 1 consecutivo. La activación del elemento de
memoria, y evaluación de la entrada para determinar el cambio de estado, se da en el
flanco positivo de la señal de reloj.
Figura 5. Resultado de la simulación del detector de secuencia.