Kit evaluador de leyes de control digital para VRMs

Kit evaluador de leyes de control digital para VRMs
AUTOR: Alexis Cánovas Sánchez
DIRECTOR: Ramon Leyva
alexis.canovas@estudiants.urv.cat
El rápido progreso de la tecnología integrada está llevando consigo un
descenso del valor de la tensión de alimentación de microprocesadores y otros
circuitos integrados digitales hasta valores cercanos a 1 V. Por otro lado, el consumo
de corriente va en aumento hasta los 120 A, con unos transitorios de hasta 400 A/µs.
En este proyecto se realiza un kit evaluador de leyes de control digital para módulos
reguladores de voltaje (VRMs).
En primer lugar se realiza una descripción de los fundamentos teóricos del
proyecto. Seguidamente, se explican las necesidades de implementación y cada una
de las partes de las que consta el kit. Para verificar el funcionamiento del kit
aplicando la ley de control a implementar se realizan simulaciones en PSIM e IsimMatlab del algoritmo desarrollado en lenguaje VHDL en un entorno de diseño de
dispositivos FPGA. Posteriormente, se explica cómo ha sido la construcción del kit
que incluye toda la parte de búsqueda de componentes, el diseño del circuito impreso
y la soldadura.
Para finalizar, se comentan los resultados obtenidos, las conclusiones que se
han podido extraer y las futuras líneas de continuación del proyecto.
Titulación: Grado en Ingeniería Electrónica Industrial y
Automática
Fecha de presentación: Septiembre del 2016
Kit avaluador de lleis de control digital per a VRMs
AUTOR: Alexis Cánovas Sánchez
DIRECTOR: Ramon Leyva
alexis.canovas@estudiants.urv.cat
El ràpid progrés de la tecnologia integrada està portant amb si un descens
del valor de la tensió d’alimentació de microprocessadors i d’altres circuits integrats
digitals fins valores propers a 1 V. D’altra banda, el consum de corrent va en
augment fins els 120 A, amb uns transitoris de fins 400 A/µs. En aquest projecte es
realitza un kit avaluador de lleis de control digitals per a mòduls reguladors de
voltatge (VRMs).
En primer lloc es realitza una descripció dels fonaments teòrics del projecte.
Seguidament, s’expliquen les necessitats d’implementació i cadascuna de les parts de
les quals consta el kit. Per a verificar el funcionament del kit aplicant la llei de
control a implementar, es realitzen simulacions amb PSIM i Isim-Matlab de
l’algoritme desenvolupat en llenguatge VHDL en un entorn de disseny de dispositius
FPGA. Posteriorment, s’explica com ha estat la construcció del kit que inclou tota la
part de cerca de components, el disseny del circuit imprès i la soldadura.
Per a finalitzar, es comenten els resultats obtinguts, les conclusions que
s’han pogut extreure i les futures línies de continuació del projecte.
Titulació: Grau d’Enginyeria Electrònica Industrial i Automàtica
Data de presentació: Setembre de 2016
Evaluation Kit for VRMs digital control laws
AUTHOR: Alexis Cánovas Sánchez
SUPERVISOR: Ramon Leyva
alexis.canovas@estudiants.urv.cat
The rapid progress of the integrated technology is taking with it a decline in
the value of the supply voltage microprocessors and other digital integrated circuits
to values close to 1 V. On the other hand, the current consumption is increasing up to
120 A, with a transient up to 400 A/µs. This project carries out an evaluation kit of
laws of digital control for voltage regulators modules (VRMs).
First, the theoretical foundations of the project are described. Then, the
needs of implementation and each of the parties which includes the kit are explained.
To verify the performance of the kit by applying the control law to implement,
simulations in PSIM and Isim-Matlab of the algorithm developed in VHDL language
in an FPGA design environment are performed. Subsequently, it explains how has
been the construction of the kit that includes all the part of search for components,
printed circuit design and welding.
Finally, the results obtained are commented as well as the conclusions that
have been drawn and future lines of continuation of the project.
Study Program: Degree in Industrial Electronics and Automation
Engineering
Defense Date: September 2016