LECCIÓN 9 DISPOSITIVOS METAL/ÓXIDO/SEMICONDUCTOR

LECCIÓN 9
DISPOSITIVOS METAL/ÓXIDO/SEMICONDUCTOR (MOS / MIS)
1) INTRODUCCIÓN. DIAGRAMAS DE BANDAS DE LOS DISPOSITIVOS MOS
Las estructuras metal / óxido /semiconductor (MOS) o metal / aislante /
semiconductor (MIS) son la base de una gran variedad de dispositivos tanto analógicos
como digitales, de gran importancia tecnológica (transistores FET-MOS, memorias,
procesadores, etc).
Metal
Óxido
Semiconductor
La figura muestra las
magnitudes básicas a tener en
cuenta en el esquema de bandas
de dichos dispositivos.
ΦS
χS
- El trabajo de extracción o
ΦM
potencial de ionización del metal
EFS
del metal (ΦM): diferencia de EFM
energía entre el nivel del vacío y
el nivel de Fermi del metal.
- La banda prohibida del óxido,
mucho más grande que la del
semiconductor (10-12 eV en el
caso del SiO2).
- La afinidad electrónica del
S-n
semiconductor (χM) : diferencia
M
de energía entre el nivel del vacío
y el mínimo de la banda de
conducción del semicon-ductor,
- La banda prohibida del semiconductor.
- El trabajo de extracción del
Φ M = ΦS
semiconductor,
que
será MOS IDEAL (Banda Plana)
próximo
a
su
afinidad
electrónica se es de tipo n o a
la afinidad electrónica más la
banda prohibida, si es de tipo
p.
BANDA PLANA
La siguiente figura
muestra el esquema de bandas
de un MOS ideal en
condiciones de banda plana, en
las que suponemos que los
niveles de Fermi del metal y el
semiconductor coinciden.
En
ausencia
de
polarización externa, en el
semiconductor
habrá
una
distribución homogénea de
ΦS
ΦM
χS
EFS
EFM
eΦi
M
O
S-n
portadores, y no habrá carga en ninguna de las interfaces (o "interficies"): metal/óxido ,
óxido/semiconductor.
MOS -n IDEAL EN ACUMULACIÓN V>0
ACUMULACIÓN
DE
-PORTADORES
-V>0
-La siguiente figura muestra
el esquema de bandas del MOS
cuando aplicamos una tensión
positiva al metal, que atrae
electrones hacia la interfaz óxido /
semiconductor. La diferencia entre
los niveles de Fermi del metal y el
semiconductor es igual a
la
EFS
diferencia de potencial aplicada,
eV
multiplicada por la carga del
EFM
electrón. En una estrecha zona del
semiconductor próxima a dicha
interfaz se forma una zona de
acumulación, en la que el nivel de
Fermi penetra en la banda de
conducción.
Debido
a
la
S-n
O
distribución inhomogénea de carga,
en el semiconductor habrá un
potencial de superficie (VS),
M
diferencia entre el nivel de Fermi
en la interfaz y en la zona neutra del semiconductor.
CARGA DE ESPACIO
MOS -n IDEAL EN AGOTAMIENTO V<0
La siguiente figura
muestra el esquema de bandas
del MOS cuando aplicamos una
tensión negativa al metal, que
repele los electrones de la
interfaz óxido / semiconductor.
El nivel de Fermi se desplaza
hacia el centro de la banda
prohibida. En la zona del
semicon-ductor próxima a dicha
interfaz se forma una zona de
agotamiento
(carga
de
espacio), con una densidad de
carga igual a la concentración
de impurezas ionizadas. Al ir
aumentando el valor absoluto de
la
tensión
aplicada,
se
mantendrá esta situación de
carga de espacio mientras el
++
++
++
V<0
EFM
eV
EFS
M
O
S-n
|Vs|<2Φi
potencial de superficie sea inferior a (aproximadamente) el potencial Φi , diferencia
entre el nivel de Fermi y el centro de la banda prohibida.
INVERSIÓN DE PORTADORES
La siguiente figura muestra
el esquema de bandas del MOS
cuando aplicamos una tensión
negativa al metal, que repele los
electrones de la interfaz óxido /
semiconductor. El nivel de Fermi
se desplaza hacia el centro de la
banda prohibida. En la zona del
semicon-ductor próxima a dicha
interfaz se forma una zona de
agotamiento (carga de espacio),
con una densidad de carga.
MOS -n IDEAL EN INVERSIÓN V<0
|V|>2Φi
+ ++
+ ++
+
+ ++
+
V<0
EFM
eV
EFS
M
O
S-n
2) CAPACIDAD DE UN DISPOSITIVO MOS
La figura muestra el
esquema de bandas de un
dispositivo MOS ideal a
cierta tensión de polarización
V.
M
O
S-p
EFS
eV
EFM
Las cargas a ambos lados del
aislante están distribuidas según
muestran la siguiente figura, de
manera que la carga QM en
superficie del metal en contacto
con el óxido debe ser igual a la
carga en la zona de agotamiento
del semiconductor.
El campo y el potencial
eléctricos en el dispositivo varía
según la siguientes figuras. El
potencial total aplicado se
distribuye entre el óxido y el
semiconductor:
V = Vox + VS
VS =
CMOS
=
1
1
+
Cox CS
dox
W
QS=-eNAW
E
E=QS/εS
eNaW 2
2ε s
Por tanto, y dado que la caída
de potencial en el dispositivo
está distribuida entre el óxido y
el
semiconductor,
las
capacidades correspondientes
están asociadas en serie:
1
QM
V
VS
La capacidad del óxido, al tratarse de un aislante será (por unidad de superficie):
Cox=εox/dox.
Para calcular la capacidad asociada a la carga en el semiconductor es necesario resolver
la ecuación de Poisson:
ρ ( x)
d 2V
e
=−
= − [− N A − n( x) + p( x)]
2
εs
εs
dx
En cada punto la concentración de electrones y huecos dependerá del potencial V(x) y si
suponemos que no hay degeneración:
eV
eV
−
⎤
d 2V
e ⎡
kT
kT
=
−
−
−
+
N
n
e
p
e
⎢
⎥
A
p0
p0
2
εs ⎣
dx
⎦
Esta ecuación diferencial puede integrarse multiplicando por dV:
eV
eV
−
⎤
d 2V
e ⎡
kT
kT
dV
N
n
e
p
e
=
−
−
−
+
⎢
⎥dV
A
p0
p0
2
dx
εs ⎣
⎦
Obteniéndose la siguiente ecuación:
2
eV
eV
e ⎡
kT kT
kT − kT ⎤
1 ⎛ dV ⎞
e − p p0
e ⎥ + Cte
⎜
⎟ = − ⎢ − N AV − n p 0
e
e
2 ⎝ dx ⎠
εs ⎣
⎦
Para determinar la constante de integración, imponemos la de que en el límite de la zona
de agotamiento o acumulación el campo y el potencial son nulos
(x =W
E=0
V = 0 ):
e ⎡
kT
kT ⎤
0 = − ⎢− n p 0
+ p p0
+ Cte
εs ⎣
e
e ⎥⎦
lo que nos permite obtener el valor del campo eléctrico:
2
1 ⎛ dV ⎞
1
e
2
⎜
⎟ = (E ( x ) ) = −
εs
2 ⎝ dx ⎠
2
eV
eV
⎡
⎞⎤
⎞
kT ⎛ − kT
kT ⎛ kT
⎟⎥
⎜
⎟
⎜
1
e
1
e
p
N
V
n
−
−
−
−
−
⎢
0
A
p0
p
⎟
⎜
⎟
e
e ⎜⎝
⎢⎣
⎠⎥⎦
⎝
⎠
Si tomamos el valor del campo en la interfase y aplicamos el teorema de Gauss,
Q
E (0) = S , obtenemos:
εS
1 ⎛ QS
⎜
2 ⎜⎝ ε S
eV
eV
⎞
⎞⎤
⎞
e ⎡
kT ⎛ kTs
kT ⎛ − kTS
⎜
⎟
⎜
⎟⎥
⎟⎟ = ⎢ N AVs + n p 0
−
+
−
e
1
p
e
1
0
p
⎜
⎟
⎜
⎟
e
e
ε
s ⎢
⎠
⎝
⎠
⎝
⎠⎥⎦
⎣
2
y la carga total por unidad de superficie en el semiconductor en función del potencial de
superficie:
QS = ε s
eV
eV
⎞
⎞⎤
2e ⎡
kT ⎛ − kTS
kT ⎛ kTs
⎜
⎟
⎜
⎟⎥
1
e
1
−
+
−
e
p
⎢ N AVs + n p 0
p
0
⎟
⎜
⎟
ε s ⎣⎢
e
e ⎜⎝
⎠
⎝
⎠⎥⎦
A partir de esta ecuación resulta inmediato obtener la capacidad por unidad de
superficie de la zona de carga en el semiconductor:
s
− S
2e ⎛
⎜ N A + n p 0 e kT − p p 0 e kT
ε s ⎜⎝
eV
CS =
dQS
= εs
dVS
eV
⎞
⎟
⎟
⎠
eV
eV
⎞
⎞⎤
2e ⎡
kT ⎛ kTs
kT ⎛ − kTS
⎜ e − 1⎟ + p p 0
⎜e
− 1⎟⎟⎥
⎢ N AVs + n p 0
⎜
⎟
⎜
ε s ⎢⎣
e ⎝
e ⎝
⎠
⎠⎥⎦
2
Podemos ahora particularizar a cada una de las situaciones anteriormente descritas.
- Acumulación (VS < 0)
QS = 2ε s p p 0 kT e
+
eVS
2 kT
CS =
e 2ε s p p 0
e
+
eVS
2 kT
2kT
La capacidad crece exponencialmente con la tensión.
- Agotamiento (2Φi >VS > 0)
QS = ε s
2e
CS = ε s
N AVS
2e
εs
εs
La capacidad disminuye al aumentar VS.
NA
1
=
2 VS
eε s N A
2VS
- Inversión (VS>2Φi)
eVS
QS = 2ε s n p 0kT e 2 kT
CS =
e2ε s n p 0
2kT
eVS
e 2 kT
- Banda plana (VS=0)
La sustitución directa daría un valor indeterminado por lo que aplicamos la ecuación
para un potencial VS<<kT:
eV
eV ⎞
2e ⎛
⎜ N A + n p 0 (1 + s ) − p p 0 (1 − s ) ⎟
kT
kT ⎠
εs ⎝
CS = ε s
2
2
kT ⎛⎜ eVs 1 ⎛ eVs ⎞ ⎞⎟
kT ⎛⎜ eVs 1 ⎛ eVs ⎞ ⎞⎟⎤
2e ⎡
+ ⎜
−
+ ⎜
2
⎢ N AVs + n p 0
⎟ + p p0
⎟ ⎥
e ⎜⎝ kT 2 ⎝ kT ⎠ ⎟⎠
e ⎜⎝ kT 2 ⎝ kT ⎠ ⎟⎠⎦⎥
ε s ⎣⎢
Aplicando la ecuación de neutralidad del semiconductor en equilibrio térmico (NA=pp0np0) y recordando la expresión de la longitud de Debye:
2e
εs
CS = ε s
p p0
eVs
kT
=
εs
=
εs
2
LD
p p 0 kT
kT 1 ⎛ eVs ⎞
⎜
⎟
2
e εs
εs
e 2 ⎝ kT ⎠
Como era de esperar, en condiciones de banda plana, el campo solo penetra en el
semiconductor hasta una distancia de la superficie del orden de la longitud de Debye.
Conocida la contribución del semiconductor, podemos calcular la capacidad del
dispositivo MOS:
2
1
CMOS
=
2e
p p0
1
1
+
Cox CS
- Acumulación e inversión (CS >> COX)
CMOS = Cox =
ε ox
d ox
La capacidad del MOS es constante e igual a la del óxido.
- Banda plana (CS ~ COX)
1
CMOS
=
d ox
ε ox
+
LD
εS
CMOS =
ε oxε S
ε S d ox + ε ox LD
- Agotamiento (CS < COX)
CMOS ≈ CS
Con estos cálculos previos la dependencia de la capacidad del MOS con la tensión sería
la que muestra la curva BF en la siguiente figura:
El hecho de que tengamos que distinguir entre BF (baja frecuencia) y HF (alta
frecuencia) está relacionado con la respuesta de los portadores mayoritarios y
minoritarios. En acumulación, la carga superficial es de portadores mayoritarios por lo
que la carga acumulada varía rápidamente con las variaciones del campo. Igual sucede
en agotamiento, ya que básicamente la carga se acumula al retirarse o acercarse los
portadores mayoritarios.
La situación es muy diferente en inversión, ya que la zona de inversión está separada de
la zona neutra por una zona de agotamiento. A baja frecuencia, los portadores
minoritarios pueden ser atraídos a la superficie desde la zona neutra o desde la zona de
carga de espacio mediante mecanismos de generación térmica y la capacidad del MOS
coincide con la del óxido. A alta frecuencia no hay tiempo para atraer los portadores
minoritarios a la superficie y la capacidad del MOS queda bloqueada en la capacidad de
la zona de carga de espacio, tal como muestra la siguiente figura:
Toda la tensión continua aplicada cae en la zona de inversión, por lo que la zona de
agotamiento se mantiene, a partir de VS=2Φi, a una tensión constante y la capacidad no
varía. En agotamiento e inversión débil el MOS se comporta como una unión p-n
abrupta y el potencial sigue una ley cuadrática:
2
eN AW 2
x⎞
⎛
V ( x ) = V S ⎜1 − ⎟ V S =
2ε s
⎝ W⎠
La anchura máxima corresponde pues al valor de VS al que empieza la inversión
(VS=2Φi):
2ε sVS
4ε s Φ i
WMAX =
=
eN A
eN A
El valor de VS puede estimarse a partir de las ecuaciones de la estadística de electrones
y huecos:
4ε s kT ln( N A / ni )
kT N A
VSMAX = 2Φ i = 2( Ei − E F ) = 2
ln
WMAX =
e
ni
e2 N A
El valor mínimo de la capacidad del semiconductor será C s = ε s / WMAX , y la del MOS:
1
C MOS
=
d ox
ε ox
+
WMAX
εS
C MOS =
ε ox
d ox + (ε ox / ε s )WMAX
3.- CONDUCTANCIA DE UN CANAL DE INVERSIÓN: TRANSISTOR FET-MOS
Uno de los dispositivos más importantes derivados de la estructura MOS es el transistor
de efecto de campo FET-MOS, esquematizado en las figuras. Sobre un sustrato de tipo
p se generan dos zonas de tipo n (la fuente S y el sumidero D). En el espacio entre
ambas se deposita una capa de óxido y , sobre ella, un contacto metálico (la puerta G).
VG>0
VG=0
VD
VD
G
D
G
ID=0
S
S
n
D
n
n
Canal de inversión n
n
p
p
En ausencia de polarización de la puerta, entre S y G la resistencia es muy alta por
tratarse de dos uniones p-n en oposición. Cuando G se polariza con una tensión positiva
se genera una capa de inversión en la interfase que pone en contacto eléctrico la fuente y
el sumidero, con una conductancia proporcional a la tensión de puerta. Podemos
calcular dicha conductancia. Supongamos que la zona de inversión tiene una longitud l
una anchura a y un grosor d. La conductancia será:
G =σ
da
da
= eµn
l
l
Como lo que conocemos es la densidad de
electrones por unidad de superficie,
expresamos la conductancia en función de
dichas densidad ns como lim n→0 ( nd ) :
G = eµ (nd )d →0
a
a
a ε ox
= eµn S = µ
VS
l
l
l d ox
ID
VG4
VG3
VG2
VG1
La corriente fuente sumidero ISD, será
a ε ox
VSVD
VD
l ed ox
La figura muestra la representación habitual de las características IDS(VSD) para
diferentes tensiones de puerta, útiles en su aplicación como amplificador de alta
impedancia de entrada (debido al aislamiento eléctrico entre la puerta y los otros
terminales).
I SD = GVD = eµ
El transistor FET-MOS, usado en régimen de saturación o corte, es también la base de
los circuitos biestables usados en electrónica digital, en memorias y procesadores.
ID
4.- TIEMPO DE ALMACENAMIENTO: DISPOSITIVOS CCD
Una de las más importantes aplicaciones de las estructuras MOS son los
dispositivos CCD (dispositivos de acoplamiento por carga o de cargas acopladas). La
base consiste en hacer trabajar un MOS en condiciones de inversión extrema fuera de
equilibrio como depósito de cargas.
Cuando un MOS se pone en
condiciones de inversión extrema (a en la
figura), se tarda cierto tiempo en alcanzar
el equilibrio (b en la figura). Para calcular
ese tiempo es necesarioconsiderar como
se generan los portadores que van a
formar la zona de inversión a partir de
una trampa situada en el centro de la
banda prohibida. Si suponenos que el
tiempo de captura para electrones y
huecos por la trampa es el mismo, la
velocidad de recombinación será:
pn − ni2
τ C 2 ni + n + p
Cuando el MOS se polariza a
cierta tensión de inversión los portadores
son arrastrados fuera de la zona de carga
de espacio por lo que p y n serán mucho
menores que ni y quedará r = − ni / 2τ C ,
lo que significa que la zona de inversión
tardará en crearse un tiempo del orden de
τ S = N A / r = 2 N Aτ C / ni .
r=
1
Para el silicio puro ese tiempo
puede llegar a ser de varios minutos por
lo que, durante ese tiempo (tiempo de
almacenamiento) el MOS polarizado se
comporta como un pozo de potencial en
el que pueden almacenarse cantidades
determinadas de carga generadas por inyección o por iluminación. Esta es la base de los
dispositivos CCD (c en la figura).
La siguiente figura ilustra una aplicación típica de un CCD en la que cierta carga
se transfiere de un pozo de potencial a otro.
a) Esta parte de la figura muestra la variación temporal de las tensiones que hay
que aplicar a los electrodos A y B dos CCDs contiguas para transferir cierta carga
electrónica del CCD A al CCD B. Obviamente, todos los tiempos han de ser inferiores
al tiempo de almacenamiento antes definido.
b) Para t<t1, la carga está acumulada en el CCD A que, al estar en inversión, es
un pozo de potencial para electrones (tal como muestra c)
d) Para t1< t<t1+ τ1, se aplica una tensión V1 a b. Inicialmente el pozo B es más
profundo y la carga empieza a ser transferida de A a B.
e) El potencial en B empieza a subir al ir llenándose de electrones, por lo que t1+ τ1 <
t<t1+ τ2 , se va despolarizando el CCD A para terminar la transferencia.
f) Para t>t1+ τ2 la carga se ha transferido completanmente de A a B.
5.- TRANSISTORES MNOS (Metal/Nitruro/Óxido/Semiconductor)
La figura muestra el esquema de una estructura MNOS (metal/nitruro/
óxido/semiconductor) que puede funcionar como memoria no volátil. Se basa en la
posibilidad de almacenar cargas en la interfase entre dos capas aislantes (nitruro de
silicio/óxido de silicio). Ese almacenamiento es posible porque en los aislantes el
tiempo de relajación de Maxwell es muy largo.
a) Proceso de escritura en una memoria
MNOS: al aplicar una tensión positiva al
metal, electrones del semiconductor
pasan (por efecto túnel) de la zona de
acumulación en la interfase O-S a las
trampas de electrones en la interfase N-S
donde pueden permanecer durante
tiempso muy largos (años, incluso).
b) Memoria activada: los electrones fijos
en la interfase N-O repelen a los
electrones y atraen a los huecos del
semiconductor, dando lugar a una zona
de inversión.
c) Proceso de borrado: Una tensión
negativa aplicada al metal hace que los
electrones de las trampas sean
transferidos al semiconductor.
d) Memoria desactivada: al desaparecer
la carga negativa en la interfase N-O, los
electrones vuelven a formar una zona de
acumulación en la interfase O-S.
Para convertir este dispositivo en un transitor es necesario dotar de dos zonas p
al dispositivo a ambos lados del canal conducto, con dos contactos eléctricos
suplementarios (fuente y sumidero) tal como muestran las siguiente figuras.
En la primera figura la memoria está desactivada y entre la fuente y el sumidero
no pasa corriente (hay dos uniones p-n en oposición).
VG=0
VD=VCC
R
VCC
G
D
ID=0
S
p+
Acumulación e-
p+
n
En la segunda, la memoria está activada y, debido al canal de inversión, la
resistencia entre la fuente y el sumidero es muy pequeña.
VG=0
VD=0
R
VCC
G
D
S
p+
Canal de inversión
ID=VCC/R
p+
n
Si se conecta una resistencia mucho más grande que la del canal de inversión
entre la alimentación y el sumidero, en el primer caso la tensión VD será la de
alimentación (el transistor está en corte: no circula corriente). Por el contrario en lal
segunda la tensión será prácticamente cero (el transitor está en saturación : circula
corriente entre la fuente y el sumidero). Estas situaciones corresponderían a los valores
1 y 0 si ese transistor se utiliza como bit de memoria.