Diseño con el controlador de adelanto de fase

DISEÑO CON EL CONTROLADOR DE ADELANTO DE FASE
El controlador PID (proporcional, integral y derivativo)
En general, el diseño de controladores en sistemas de control se
puede ver como un problema de diseño diseño de filtros; entonces
existe un gran numero de esquemas posibles. El filtro paso altas a
menudo se denomina como controlador de adelanto de fase ya
que se introduce fase positiva al sistema en algún intervalo de
frecuencias. El filtro paso ajas también se conoce como controlador
de atraso de fase, ya que la fase correspondiente introducida es
negativa.
La función de transferencia de un controlador e adelanto o atraso
sencillo se expresa como:
en donde el controlador es paso altas o de adelanto de fase si p1>z1,
y paso bajas o de atraso de fase si p1<z1.
La implementación del circuito con amplificadores operacionales de la
ecuación presenta en la fig. siguiente con un amplificador inversor. La
función e transferencia del circuito es:
Al comparar las dos ultimas ecuaciones, se tiene:
Kc=c1/C2
Z1=1/R1C1
P1=1/R2C2
Se puede reducir el número de parámetros de diseño de cuatro a
tres al hacer que C=C1=C2 entonces la ecuación se escribe como:
Interpretación y diseño en el dominio del tiempo del control
de adelanto de fase
Para que el controlador de adelanto de fase no degrade el error en
estado estable, el factor a de la ecuación anterior debe ser absorbido
por la ganancia de la trayectoria directa K. Entonces, para propósitos
de diseño, Gc(s) se puede escribir como:
Se observa que el controlador de adelanto de fase puede mejorar la
estabilidad del sistema en lazo cerrado si sus parámetros se escogen
en forma adecuada. En resumen, el diseño de control de adelanto de
fase consiste en colocar el polo y el cero de Gc(s) para que las
especificaciones de diseño sean satisfechas.
DISEÑO CON EL CONTROLADOR DE ATRASO DE FASE
La función de transferencia de la ecuación
representa un controlador de atraso de fase o
filtro pasa bajas cuando a<1. La función de transferencia se repite
como sigue:
La configuración de polos y ceros de Gc(s) se muestra en la siguiente
figura. Contrario al controlador PI, el cual provee un polo en s=0, el
controlador de atraso de fase afecta el error en estado estable
solamente en el sentido de que la ganancia en frecuencia cero de
Gc(s) es mayor que la unidad.
Por tanto, cualquier constante de error que sea finita y no cero será
incrementada por el factor 1/a del controlador de atraso de fase.
Ya que el polo en s=-1/T esta a la derecha del cero en –1/aT, el
empleo efectivo del controlador de atraso e fase para mejorar el
amortiguamiento podría tener que seguir el mismo principio de
diseño el control PI. Por lo tanto, la forma adecuada de aplicar el
control e atraso de fase es colocar el polo y el cero muy cercanos.
Para sistemas de tipo 0 y de tipo 1 la combinación debe estar ubicada
cercana al origen en el plano s.