©2013 Mario Medina C. 1 Ley de Moore Tamaño del transistor
Anuncio
Ley de Moore Gordon Moore, Intel, 1965, Electronics Magazine z Familia de Procesadores Intel x86 Sistemas Computacionales Mario Medina C. mariomedina@udec.cl “El número de transistores en un chip se duplica cada 24 meses y esto no cambiará en los próximos 10 años” Tenía razón z Las razones son: Tamaño del chip Dimensión de los transistores Ingenio de los diseñadores Ley de Moore (número de transistores) Ley de Moore (tamaño de transistores) Tamaño del transistor Velocidad de reloj de CPU Dennard Scaling z z Consumo de potencia de un transistor MOSFET es proporcional al área del transistor International Technology Roadmap for Semiconductors ©2013 Mario Medina C. 1 Tendencias en CPUs Intel Intel 8086/8088 8086: 1978, 29K transistores z 8 Registros de 16 bits Bus de datos de 16 bits Bus de dirección de 20 bits z Aprox. 2.5 MIPS z z Multiplexado con bus de datos 8088: CPU de IBM-PC z z z Bus de datos de 8 bits para reducir costos Clock de 4.77 MHz (IBM-PC) Fabricantes: Intel y AMD Intel 80286 80286: 1982, 134K transistores z z z 80386: 1985, 275K transistores Clock de 6 a 12.5 MHz Procesador del IBM PC-AT Bus de direcciones de 24 bits z z z Direcciona 16 MiB z z Intel 80386 z Tiene modos real y protegido Mejoras en microarquitectura lo hacían 2 veces más rápido que 8086 de misma velocidad z z z Arquitectura de 32 bits Registros extendidos de 32 bits Modos real, protegido y virtual 16 y 20 MHz 386SX: versión barata con bus de datos de 16 bits 386SLC es 386SX con cache interna de 8 KiB Intel niega la licencia del 80386 a AMD Clonado por Cyrix, AMD y otros Intel 80486 i486: 1989, 1.2M transistores z z z z z z Intel Pentium Pentium: 1993, 3.1 M transistores Integra FPU 387 al chip Agrega instrucciones atómicas fetch-and-add Agrega cache L1 interna D+I de 8 KiB i486SX: 486 sin unidad de punto flotante Desempeño es 50% mejor que i386 de la misma velocidad Pipeline de 5 etapas z z z z z Microarquitectura P5 60 y 66 MHz Bus de datos de 64 bits Desempeño es el doble que i486 Procesador superescalar Ejecuta 2 ops. aritméticas por ciclo z z Cache interna de datos 8 KiB e instr. 8 KiB Predicción de saltos i486 ©2013 Mario Medina C. 2 Intel Pentium MMX Pentium MMX: 1997, 4.5 M transistores z Intel Pentium Pro Pentium Pro: 1995, 5.5 M transistores Instrucciones MMX z Vectores enteros de 64 bits datos de 1, 2 o 4 bytes z 8 registros de punto flotante z Cache interna de 32 KiB z Microarquitectura P6 Bus de direcciones de 36 bits Direcciona 64 GiB z 64 bits cada uno z z z Clock de 150 y 166 MHz Instr. move condicional Superescalar de 3 vías Memoria cache L2 de 256 KiB a 1 MiB Conectada via backside bus Opera en paralelo a RAM Intel Pentium II Pentium II: 1997, 7M transistores z Memoria cache L2 de 256 ó 512 KiB conectada via backside bus Intel Pentium III Pentium III: 1999, 8.2 M transistores z Instr. vectoriales de 128 bits (SSE) Versión Xeon tiene caches 512 KiB a 2 MiB z z z z Front-side bus de 100 MHz Agrega instrucciones MMX a Pentium Pro Cache L1 de 32 KiB Clock de 266 MHz Aceleran cálculos de punto flotante z Versión Coppermine agrega cache L2 de 256KB en el chip 28 M transistores z Versión Tualatin aumenta cache L2 a 512 KiB Intel Pentium M Intel Pentium 4 Pentium 4: 2001, 42 M transistores z z z z z Microarquitectura NetBurst, 1.5 GHz Incorpora tecnología HyperThreading (3.4 GHz) Agrega instr. vectoriales de 8 bytes (SSE2) Luego agrega nuevas instrucciones x86-64 Limitado por alta disipación a altas velocidades 180 ns a 65 ns Clock hasta 3.8 GHz z Pentium 4 Extreme Edition Pentium III Pentium M 775: 2003, 140M transistores z Pentium III muy modificado Basado en microarquitectura P6 Bus del Pentium 4, SSE2, MMX No hyperthreading, no SSE3 z Optimizado para bajo consumo Desempeño Pentium M 1.6 GHz ~ P4 2.4 GHz z z Cache L1 Datos 32 KiB + Instr. 32 KiB Cache interna L2 de hasta 2 MiB Arquitectura Intel 64 bits ©2013 Mario Medina C. 3 Intel Pentium EE Pentium Extreme Edition (2005), 164M transistores z z z z z Pentium 4 dual-core Microarquitectura NetBurst MMX, SSE, SSE2, SSE3 Hyperthreading Arquitectura Intel de 64 bits Intel Core Intel Core: 2006, 150M transistores z z z z z z Microarquitectura Core derivada del P6 1 ó 2 Cores de 32 bits en el chip Cache L1 de 64 KiB Cache L2 compartida de 2 MiB No Hyperthreading Instrucciones SSSE3 Intel Core 2 Intel Core 2: 2006, 291M transistores z z z z z z Microarquitectura Core de 64 bits Solo, Duo o Quad Core Tecnología de 65nm y 45nm Cache L2 compartida de 4MB ó 6 MB Instrucciones SSE3 y SSSE3 Modo SpeedStep (Reloj variable) Intel Atom Intel Atom: 2008, 47M transistores z Muy popular en netbooks z z z z z z Intel i7 (Nehalem) Intel i7: 2008, 770M transistores z z Microarquitectura Nehalem de 64 bits Buses Quick Path Interconnect (QPI) Elimina Front-Side Bus z z z z z z Cache L2 de 4 a 12 MiB Hyperthreading Dynamic overclocking (Turbo Boost) Dual-core, Quad-core ó Six-core MMX, SSE, SSE2, SSE3, SSSE3 3 canales de memoria DDR3 ©2013 Mario Medina C. Microarquitectura Atom de 64 bits Optimizada para bajo consumo de potencia 2 pipelines de 16 etapas Hyperthreading MMX, SSE, SSE2, SSE3, SSSE3 Cache L1 Datos 24 KiB + Instr. 32 KiB Cache L2 de 512 KiB Intel i7 (Sandy Bridge) Intel i7: 2008, 995M transistores z z z z z z z z Microarquitectura Sandy Bridge de 64 bits Tecnología de 32 nm Quad-core Cache L1 de 32 + 32 KiB por core Cache L2 de 256 KiB por core Cache L3 compartida de 4 a 8 MiB Procesador gráfico incorporado en el chip Advanced Vector Extensions (AVX) 4 Intel i7 (Ivy Bridge) Intel Xeon E5 (Sandy Bridge) Intel Xeon E5: 2012, 2260M transistores z z z z z z z z Microarquitectura Sandy Bridge-E de 64 bits Fecha de aparición: marzo 2012 Tecnología de 32 nm De 2 a 8 cores Cache L2 por core de 256 KiB Cache L3 compartida de 2 a 20 MiB Advanced Vector Extensions (AVX) Línea Xeon dirigida a servidores y estaciones de trabajo ©2013 Mario Medina C. 4 Cores 6 Unidades GPU Microarquitectura Ivy Bridge Sobre 1400M transistores Velocidad: 3.5/3.9 GHz Cache L1: 64 KB/core Cache L2: 256 KB/core Cache L3: 8 MB Consumo: 77W Tamaño: 133 mm2 Precio inferior a US$300 5
