Transistores de Efecto de Campo parte 2 Rev. 2.1 Curso Electrónica 1 Fernando Silveira Instituto de Ingeniería Eléctrica F. Silveira Univ. de la República, Montevideo, Uruguay Curso Electrónica 1 1 Contenido Transistor nMOS: Símbolos de circuito No idealidades: – Efecto de Modulación de Largo de Canal – Corriente Subumbral Transistor pMOS y tecnología CMOS Representación gráfica de las ecuaciones del transistor Llave analógica Modelo de pequeña señal F. Silveira Univ. de la República, Montevideo, Uruguay Curso Electrónica 1 2 Transistor nMOS: Símbolos de circuito G S D n+ n+ D G D B G B S p D G S S B Flecha en sentido de juntura BS en directo nMOSFET discreto D D Diodo DB en “antiparalelo” G G S F. Silveira Univ. de la República, Montevideo, Uruguay S Curso Electrónica 1 3 Efecto Modulación de Largo de Canal (1) VG2> VG1>0 VS= 0 G S ID aprox. constante, determinada por esta zona, D n+ n+ Lcalc p xpinchoff L B ID≈VP/R(Qi) Vch =VS =0 VD > 0,”grande” Q i: practicamente se anula aquí Vch =VD Vch =VP/Qi ≈0 VD => xpinchoff => Lcalc = (L – xpinchoff) => ID (prop. a W/Lcalc) F. Silveira Univ. de la República, Montevideo, Uruguay Curso Electrónica 1 4 Efecto Modulación de Largo de Canal (2) VG2> VG1 ID VG1 Q pendiente gd VA VA: tensión de Early VDSAT VD VDS ID = .(VGS − Vt ) .1 + 2(1 + δ ) VA β 2 El transistor en saturación no es una fuente de corriente ideal, tiene una conductancia de salida gd=(1/ro) ≅ (ID/VA) VA∝ L (en primera aproximación) En primera aproximación VA independiente de ID, en realidad existe dependencia notoria F. Silveira Univ. de la República, Montevideo, Uruguay Curso Electrónica 1 5 Corriente subumbral (1) F. Silveira Univ. de la República, Montevideo, Uruguay Curso Electrónica 1 6 Corriente subumbral (2) Inversión Moderada (M.I.) Inversión Fuerte (S.I.) ID∝(VG-VT)2 Inversión Débil (W.I.) ID∝eVG/(n.UT) UT=k.T/q n: factor de pendiente F. Silveira Univ. de la República, Montevideo, Uruguay Curso Electrónica 1 7 Corriente subumbral (3) • Genera consumo estático en circuitos digitales 10 ID(A) 10 10 10 10 ILEAK 10 VT0 -2 Delay -4 ION -6 -8 -10 -12 0 0.5 1 1.5 2 VG(V) • Se usa en diseño de circuitos de muy bajo consumo F. Silveira Univ. de la República, Montevideo, Uruguay Curso Electrónica 1 8 Transistor pMOS G S D S G p+ p+ S B G S B G D D D n pMOSFET discreto S B Vt 0 ,VGB ,VSB ,VDB ,VGS ,VDS < 0 S G G D D Diodo en “antiparalelo ” Considerar ecuaciones del transistor nMOS, corriente en sentido contrario (de S a D) y tomar como variables las tensiones opuestas a las del nMOS: Vt 0 ,VBG ,VBS ,VBD ,VSG ,VSD > 0 Ej: Ecuación en saturación referida a la S: ID = F. Silveira Univ. de la República, Montevideo, Uruguay β 2(1 + δ ) .(V SG − (V t0 + δ .VBS Curso Electrónica 1 )) 2 9 Tecnología MOS complementaria (CMOS) Conexión al sustrato del pMOS Ej. Proceso pozo n (“n-Well”) pMOS nMOS G S D n+ n+ G S D p+ p+ Bp n+ n-well p Si B Pozo n (sustrato para pMOS) F. Silveira Univ. de la República, Montevideo, Uruguay Curso Electrónica 1 10 Representación Gráfica de la Ecuación del Transistor: Diagrama de Memelink / Jespers (1) Qi' = C 'ox (VGB W − VT 0 − (1 + δ ).Vch ), I D = µ . L VDB ∫ Qi' dVch VSB V DB W I D = µ . C 'ox ∫ (VGB − VT 0 − (1 + δ ).Vch )dVch 123 L 1424 3V β SB λ, n Q’i @ Vch=0 F. Silveira Univ. de la República, Montevideo, Uruguay Curso Electrónica 1 11 Representación Gráfica de la Ecuación del Transistor: Diagrama de Memelink / Jespers (1) V DB W I D = µ . C 'ox ∫ (VGB − VT 0 − (1 + δ ).Vch )dVch 123 14L24 3V β SB λ, n F. Silveira Univ. de la República, Montevideo, Uruguay Curso Electrónica 1 12 Diagrama de Memelink / Jespers (2) VT0+λ.VCB VGB S G D Zonal Lineal, VDB < VP = (VGB-VT0)/λ VT0 n+ VCB VSB n+ VDB VP S G VT0+λ.VCB VGB D Saturación, VDB > VP = (VGB-VT0)/λ n+ VT0 VCB VSB n+ ID independiente de VDB igual a β por área del triángulo. VP VDB F. Silveira Univ. de la República, Montevideo, Uruguay Curso Electrónica 1 13 Ej. 1. Descarga de un condensador por un transistor nMOS (1) 0V Valor final de tensión en el condensador ? 5V VC(t=0)= 5V Para analizar el circuito primero debemos saber que terminal es la Source y cuál el Drain ? • La source es de donde salen los portadores • nMOS: portadores electrones • => es el terminal que esté al menor potencial de los dos => 5V 0V D S F. Silveira Univ. de la República, Montevideo, Uruguay VC(t=0)= 5V Curso Electrónica 1 14 Ej. 1 Descarga de un condensador por un transistor nMOS (2) 0V S 5V D Valor final de tensión en el condensador ? VC(t=0)= 5V VT0+λ.VCB VGB Valor final de tensión en el condensador 0V VT0 VSB=0 F. Silveira Univ. de la República, Montevideo, Uruguay VCB VP VDB=VC Curso Electrónica 1 15 Ej. 2 Carga de un condensador por un transistor nMOS. 5V Valor final de tensión en el condensador ? 0V VT0+λ.VCB VC(t=0)= 0V S 5V VGB D VT0 Valor final de tensión en el condensador: VP < 5V (en realidad carga muy lenta después de VP) F. Silveira Univ. de la República, Montevideo, Uruguay VSB=VC VCB VP VDB=5V Curso Electrónica 1 16 Carga y Descarga de un condensador por un transistor nMOS: Moraleja. Un transistor nMOS es buena llave para tensiones bajas (para transmitir un cero en el mundo digital). Análogamente, un transistor pMOS operará bien para tensiones altas (para transmitir un uno en el mundo digital). F. Silveira Univ. de la República, Montevideo, Uruguay Curso Electrónica 1 17 Llave analógica: Resistencia On (1) Aplicaciones: Sistemas con Datos muestreados (sample and hold, procesamiento analógico con datos muestrados), MUX Analógico Se caracteriza por su Conductancia On o Resistencia On, definida como: ∂ I DS g on = R1 = on ∂ V DS V ≅ 0 DS Se define para VDS ≅ 0 pues si se tiene por ejemplo: Vi Vo Vi Vo Rllave = Ron La mayor parte del “tiempo de establecimiento” (tiempo hasta que Vo iguala a Vi a menos de un error dado), la tensión en la llave (Vi-Vo) es pequeña F. Silveira Univ. de la República, Montevideo, Uruguay t Curso Electrónica 1 18 Llave analógica: Resistencia On (2) Vcont Vi Vo CL Vcont alto (Vcont= VDD) => llave on => g on = 1 R on = ∂ I DS ∂ V DS = β .(V DD − VT 0 − n.Vi ) V DS ≅ 0 n = (1 + δ ) Zona lineal (Inversión Fuerte) Vi < (VDD-VT0)/n Vi ≥ (VDD-VT0)/n => transistor cortado => gon=0, Ron=∞ En realidad: inversión moderada y débil => gon F. Silveira Univ. de la República, Montevideo, Uruguay Ron Curso Electrónica 1 19 Llave analógica CMOS: Resistencia On (3) Vcont: VDD=on, = off g n = β n .(VGB − VT 0 n − n n .V SB ) VGB = V DD , V SB = Vi g n = β n .(V DD − VT 0 n − n n .Vi ) Vi VDD Vo g n = 0 @ Vi = V DD − VT 0 n nn g p = β p .(V BG − VT 0 p − n p .V BS ) V BG = V DD , V BS = V DD − Vi g p = β p .(V DD − VT 0 p − n p .(V DD − Vi )) g p = 0 @ Vi = F. Silveira Univ. de la República, Montevideo, Uruguay ( n p − 1).V DD + VT 0 p np Curso Electrónica 1 20 Llave analógica CMOS: Resistencia On (4) Vcont: VDD=on, Vi = off VDD Vo 1/(Ron llave)=gn+gp gn gp g n = β n .(V DD − VT 0 n − n n .Vi ) g n = 0 @ Vi = V DD − VT 0 n nn g p = β p .(V DD − VT 0 p − n p .(V DD − Vi )) g p = 0 @ Vi = ( n p − 1).V DD + VT 0 p Vi np Ej. si VDD = 5, nn = np = 1.5, ((np-1).VDD+|VT0p|)/np VT0n = -VT0p = 0.7V 2.1V F. Silveira Univ. de la República, Montevideo, Uruguay (VDD-VT0n)/nn VDD 2.9V Curso Electrónica 1 21 Llave analógica CMOS: Resistencia On (5) Bajo VDD Vcont: VDD=on, Vi = off VDD 1/(Ron llave)=gn+gp Vo “GAP” , g=0, R=∞ gn gp Vi ((np-1).VDD+|VT0p|)/np F. Silveira Univ. de la República, Montevideo, Uruguay (VDD-VT0n)/nn Curso Electrónica 1 VDD 22 Llave analógica CMOS: Resistencia On (6) Bajo VDD Vi = off VDD Vo n=1.5, VTon = VTop = 0.7V Switch Conductance (mS) Vcont: VDD=on, 0.25 0.20 VDD=5V 0.15 0.10 0.05 0.00 ∃ gap ⇔ VDD < VDD min = gn 0 0.2 0.4 gap 0.6 nn .VT 0 p + n p .VT 0 n F. Silveira Univ. de la República, Montevideo, Uruguay VDD=1.5V gp nn + n p − nn .n p 0.8 1 ≅ { for Tn ≅T p Curso Electrónica 1 Vi / VDD 2.VT 0 2−n 23 Modelo de pequeña señal y baja frecuencia en saturación gm.vg G gms.vs S + + vs gd G + vg - B D S D B vd - gm= (∂ID/∂VG), gms= n.gm, gd ≅ (ID/VA) gm = β 1+ δ (VGS ID 2.β − Vt ) = .I D = (VGS − Vt ) 2 1+ δ F. Silveira Univ. de la República, Montevideo, Uruguay Para VGS-Vt>0, en realidad > 100… 200mV Curso Electrónica 1 24 gm MOS vs. Bipolar (1) MOS gm = ID (VGS − Vt ) 2 Denominador >100 .. 200 mV Bipolar IC gm = VT Denominador = 26mV a temperatura ambiente => A igual corriente gm MOS << gm Bipolar => Efecto en respuesta en frecuencia (wT=gm/C) F. Silveira Univ. de la República, Montevideo, Uruguay Curso Electrónica 1 25 gm MOS vs. Bipolar (2) Transistor bipolar: 40 35 gm/IC independiente de la corriente en un gran rango gm/Ic, transistor bipolar 30 gm/ID(1/V) 25 20 15 10 Para un transistor (W/L =100) y tecnología (0.8µm) particular. 5 0 -15 10 10 -10 10 -5 10 0 ID(A) A mayor corriente disminuye la “eficiencia de generación de gm” Para operar a la máxima frecuencia que permite la tecnología => alto gm => alta corriente => inversión fuerte => baja eficiencia F. Silveira Univ. de la República, Montevideo, Uruguay Curso Electrónica 1 26 MOS vs. BJT BJT MOS VBE / VGS ≅ Constante Variable IB / IG ≠0 ≅ 0 (en DC y baja frecuencia) Control Tensión (VBE) Corriente (IB) Tensión (VG, VS, VGS) Llave cerrada Zona Saturación, VCE ≅ Constante Zona Lineal, ≅ Resistencia Fuente de Corriente Zona Activa, IC vs. VBE exponencial Zona Saturación, ID vs. VGS (o VG) cuadrático gm/IC, gm/ID 1/UT, constante 1/nUT maximo, decreciente F. Silveira Univ. de la República, Montevideo, Uruguay Curso Electrónica 1 27