p200000119 sistema procesador para retardo y distorsión de

P200000119
SISTEMA PROCESADOR PARA RETARDO Y
DISTORSIÓN DE SEÑALES DE BANDA ANCHA EN
TIEMPO REAL
Descripción
Un grupo de investigación de la Universidad Politécnica de Madrid ha desarrollado un procesador que consta de
un circuito que digitaliza una señal de radiofrecuencia con un ancho de banda de hasta 15 MHz, muestreándola
con un conversor analógico digital que trabaja con una frecuencia de muestreo de 33 MHz y 12 bits de
resolución y la introduce en un banco de memoria de gran capacidad (3 M x 12 bit) formado por memorias
RAM dinámicas que emulan memorias del tipo “FIFO” (First In First Out o primero en entrar primero en
salir), permitiendo una capacidad de almacenamiento mucho mayor que las FIFO clásicas y manteniendo una
velocidad de acceso alta (30 nsec).
Para la generación del retardo las muestras del conversor A/D se almacenan en la memoria y se desplazan
una posición en cada ciclo del reloj de muestreo, de forma que el retardo máximo depende únicamente de la
cantidad de memoria empleada, y la resolución máxima es de un ciclo del reloj de muestreo. La duración del
retardo se controla de forma digital por medio de un contador que trabaja con el mismo reloj de muestreo y
que controla la cantidad de muestras almacenadas en la memoria. El retardo total depende de la cantidad de
memoria y de la frecuencia del reloj de muestreo, de forma que con 3 M x 12 bit y 33 MHz de frecuencia de
muestreo se consiguen 100 ms de retardo máximo.
La distorsión de fase se genera variando la frecuencia del reloj que controla el régimen del conversor digital
analógico de salida. Este reloj está formado por un oscilador controlado por tensión al cual se le inyecta la
señal de RF de entrada, lo que provoca variaciones de frecuencia que se traducen en variaciones del régimen
de muestreo de salida, y puesto que el régimen de entrada de los datos es constante al ser el reloj de entrada
de frecuencia fija, el resultado es que aparece una distorsión de fase en la señal de salida, siendo el proceso
equivalente al que se produce en sistemas reales. El porcentaje de distorsión se regula ajustando la amplitud de
la señal de RF que se inyecta al reloj de salida por medio de un atenuador digital.
Realización del procesador
La distorsión de amplitud se genera a la salida del bloque de memorias FIFO, por medio de una
memoria del tipo RAM de 4 k x 12 bits, que se utiliza para codificar las muestras de forma que
se altera la linealidad del conversor digital analógico de salida (D/A). Esta memoria se carga
con datos calculados en el ordenador de control y enviados por unas líneas de datos, siendo por
tanto el control de la distorsión de amplitud también digital.
Imagen del procesador
Innovación/Ventajas
La novedosa arquitectura del sistema minimiza las operaciones necesarias, de forma que la única limitación
para el ancho de banda con el que puede trabajar el sistema es la velocidad del proceso de conversión analógico
digital - digital analógico y/o la de las memorias empleadas.
La generación de distorsiones de amplitud se ha venido realizando con circuitos analógicos que sólo disponen
de dos o tres parámetros de control y por tanto no permiten controlar de forma sencilla y precisa las distorsiones
calculadas y descritas por ecuaciones matemáticas.
Para la generación de distorsiones de fase de forma controlada no se ha encontrado descrito circuito alguno.
Situación de la propiedad intelectual
Patente española P200000119 concedida en 2002.
Inventor/es
César Briso Rodríguez
Dpto. Ingeniería Audiovisual y Comunicaciones
EUIT Telecomunicación
cesar.briso@upm.es
José Ignacio Alonso Montes
Dpto. Señales, Sistemas y Radiocomunicaciones
ETSI Telecomunicación
Enlaces de interés
http://www.diac.upm.es/