Tema 5 - Fundamentos de dispositivos lógicos programables

Tema 5 - Fundamentos de dispositivos lógicos programables
Eduardo Rodrı́guez Martı́nez
Departamento de Electrónica
División de Ciencias Básicas e Ingenierı́a
Universidad Autónoma Metropolitana
Unidad Azcapotzalco
Email: erm@correo.azc.uam.mx
Sitio Web: http://kali.azc.uam.mx/erm/
1121037 Diseño Lógico
page 1
Contenido - Fundamentos de dispositivos lógicos programables - (4.5 hrs.)
Tema 5
Contenido
PLD
PLA
PAL
GAL
CPLD
FPGA
⊲
1. Tecnologı́a básica de dispositivos lógicos programables.
1.1 PLA y PAL.
1.2 GAL y CPLD.
2. Arquitectura de un FPGA.
3. Arreglos en lenguaje VHDL.
1121037 Diseño Lógico
page 2
Tecnologı́a básica de dispositivos lógicos programables.
Tema 5
Contenido
PLD
PLA
PAL
GAL
CPLD
FPGA
⊲
Los dispositivos lógicos programables (PLDs por sus siglas en
inglés)
... fueron introducidos en los 70’s
... son circuitos integrados de proposito general
... permiten ser configurados en distintas formas para
implementar diversos circuitos lógicos
Tema 5 Fundamentos de PLDs
page 3
Tecnologı́a básica de dispositivos lógicos programables.
Tema 5
Contenido
PLD
PLA
PAL
GAL
CPLD
FPGA
⊲
Los dispositivos lógicos programables (PLDs por sus siglas en
inglés)
... fueron introducidos en los 70’s
... son circuitos integrados de proposito general
... permiten ser configurados en distintas formas para
implementar diversos circuitos lógicos
Tema 5 Fundamentos de PLDs
page 3
Tecnologı́a básica de dispositivos lógicos programables.
Tema 5
Contenido
PLD
PLA
PAL
GAL
CPLD
FPGA
⊲
Los dispositivos lógicos programables (PLDs por sus siglas en
inglés)
... fueron introducidos en los 70’s
... son circuitos integrados de proposito general
... permiten ser configurados en distintas formas para
implementar diversos circuitos lógicos
Tema 5 Fundamentos de PLDs
page 3
Tecnologı́a básica de dispositivos lógicos programables.
Los arreglos lógicos programables (PLAs por sus siglas en inglés
Tema 5
Contenido
PLD
PLA
PAL
GAL
CPLD
FPGA
⊲
... fueron los primeros PLDs introducidos al mercado
... pueden implementar cualquier funcion expresada como
producto de sumas
... son eficientes en cuanto al área que ocupan
Tema 5 Fundamentos de PLDs
page 4
Tecnologı́a básica de dispositivos lógicos programables.
Los arreglos lógicos programables (PLAs por sus siglas en inglés
Tema 5
Contenido
PLD
PLA
PAL
GAL
CPLD
FPGA
⊲
... fueron los primeros PLDs introducidos al mercado
... pueden implementar cualquier funcion expresada como
producto de sumas
... son eficientes en cuanto al área que ocupan
Tema 5 Fundamentos de PLDs
page 4
Tecnologı́a básica de dispositivos lógicos programables.
Los arreglos lógicos programables (PLAs por sus siglas en inglés
Tema 5
Contenido
PLD
PLA
PAL
GAL
CPLD
FPGA
⊲
... fueron los primeros PLDs introducidos al mercado
... pueden implementar cualquier funcion expresada como
producto de sumas
... son eficientes en cuanto al área que ocupan
Tema 5 Fundamentos de PLDs
page 4
Tecnologı́a básica de dispositivos lógicos programables.
La matriz lógica programable (PAL por sus siglas en inglés)
Tema 5
Contenido
PLD
PLA
PAL
GAL
CPLD
FPGA
⊲
... fue introducida en 1978 por la empresa Monolithic Memories
... remplaza los fusibles en el plano OR por ser dificiles de fabricar
correctamente y reducir la velocidad de respuesta
... compenza la reduccion en flexibilidad con su fabricación en
distintos tamaños
... puede ofrecer caracterı́sticas adicionales mediante las
macroceldas (figura del lado derecho)
Tema 5 Fundamentos de PLDs
page 5
Tecnologı́a básica de dispositivos lógicos programables.
La matriz lógica programable (PAL por sus siglas en inglés)
Tema 5
Contenido
PLD
PLA
PAL
GAL
CPLD
FPGA
⊲
... fue introducida en 1978 por la empresa Monolithic Memories
... remplaza los fusibles en el plano OR por ser dificiles de fabricar
correctamente y reducir la velocidad de respuesta
... compenza la reduccion en flexibilidad con su fabricación en
distintos tamaños
... puede ofrecer caracterı́sticas adicionales mediante las
macroceldas (figura del lado derecho)
Tema 5 Fundamentos de PLDs
page 5
Tecnologı́a básica de dispositivos lógicos programables.
La matriz lógica programable (PAL por sus siglas en inglés)
Tema 5
Contenido
PLD
PLA
PAL
GAL
CPLD
FPGA
⊲
... fue introducida en 1978 por la empresa Monolithic Memories
... remplaza los fusibles en el plano OR por ser dificiles de fabricar
correctamente y reducir la velocidad de respuesta
... compenza la reduccion en flexibilidad con su fabricación en
distintos tamaños
... puede ofrecer caracterı́sticas adicionales mediante las
macroceldas (figura del lado derecho)
Tema 5 Fundamentos de PLDs
page 5
Tecnologı́a básica de dispositivos lógicos programables.
La matriz lógica programable (PAL por sus siglas en inglés)
Tema 5
Contenido
PLD
PLA
PAL
GAL
CPLD
FPGA
⊲
... fue introducida en 1978 por la empresa Monolithic Memories
... remplaza los fusibles en el plano OR por ser dificiles de fabricar
correctamente y reducir la velocidad de respuesta
... compenza la reduccion en flexibilidad con su fabricación en
distintos tamaños
... puede ofrecer caracterı́sticas adicionales mediante las
macroceldas (figura del lado derecho)
Tema 5 Fundamentos de PLDs
page 5
Tecnologı́a básica de dispositivos lógicos programables.
Los arreglos lógicos genéricos (GALs por sus siglas en inglés)
Tema 5
Contenido
PLD
PLA
PAL
GAL
CPLD
FPGA
⊲
... tienen las mismas propiedades que los PALs pero pueden ser
borrados y reprogramados
... utilizan fusibles reprogramables implementados con tecnologı́a
EECMOS (electrically erasable complementary
metal-oxide-semiconductor)
Tema 5 Fundamentos de PLDs
page 6
Tecnologı́a básica de dispositivos lógicos programables.
Los arreglos lógicos genéricos (GALs por sus siglas en inglés)
Tema 5
Contenido
PLD
PLA
PAL
GAL
CPLD
FPGA
⊲
... tienen las mismas propiedades que los PALs pero pueden ser
borrados y reprogramados
... utilizan fusibles reprogramables implementados con tecnologı́a
EECMOS (electrically erasable complementary
metal-oxide-semiconductor)
Tema 5 Fundamentos de PLDs
page 6
Tecnologı́a básica de dispositivos lógicos programables.
Los dispositivos lógicos programables complejos (CPLDs por sus siglas en inglés)
Tema 5
Contenido
PLD
PLA
PAL
GAL
CPLD
FPGA
⊲
... contienen varios bloques lógicos que se pueden conectar mediante fusibles
programables
... tambien incluyen macroceldas a las salidas del plano OR con buffers
tri-estado que permiten que cada patilla se configure como entrada o salida
... desperdician macroceldas cuando la patilla es usada como entrada
... son programados con metodos ISP (del inglés In-system programming)
Tema 5 Fundamentos de PLDs
page 7
Tecnologı́a básica de dispositivos lógicos programables.
Los dispositivos lógicos programables complejos (CPLDs por sus siglas en inglés)
Tema 5
Contenido
PLD
PLA
PAL
GAL
CPLD
FPGA
⊲
... contienen varios bloques lógicos que se pueden conectar mediante fusibles
programables
... tambien incluyen macroceldas a las salidas del plano OR con buffers
tri-estado que permiten que cada patilla se configure como entrada o salida
... desperdician macroceldas cuando la patilla es usada como entrada
... son programados con metodos ISP (del inglés In-system programming)
Tema 5 Fundamentos de PLDs
page 7
Tecnologı́a básica de dispositivos lógicos programables.
Los dispositivos lógicos programables complejos (CPLDs por sus siglas en inglés)
Tema 5
Contenido
PLD
PLA
PAL
GAL
CPLD
FPGA
⊲
... contienen varios bloques lógicos que se pueden conectar mediante fusibles
programables
... tambien incluyen macroceldas a las salidas del plano OR con buffers
tri-estado que permiten que cada patilla se configure como entrada o salida
... desperdician macroceldas cuando la patilla es usada como entrada
... son programados con metodos ISP (del inglés In-system programming)
Tema 5 Fundamentos de PLDs
page 7
Tecnologı́a básica de dispositivos lógicos programables.
Los dispositivos lógicos programables complejos (CPLDs por sus siglas en inglés)
Tema 5
Contenido
PLD
PLA
PAL
GAL
CPLD
FPGA
⊲
... contienen varios bloques lógicos que se pueden conectar mediante fusibles
programables
... tambien incluyen macroceldas a las salidas del plano OR con buffers
tri-estado que permiten que cada patilla se configure como entrada o salida
... desperdician macroceldas cuando la patilla es usada como entrada
... son programados con metodos ISP (del inglés In-system programming)
Tema 5 Fundamentos de PLDs
page 7
Tecnologı́a básica de dispositivos lógicos programables.
Tema 5
Contenido
PLD
PLA
PAL
GAL
CPLD
FPGA
⊲
Los arreglos de compuertas programables in-situ (FPGAs por sus siglas
en inglés)
... tienen una densidad mayor que los CPLDs (>> 10, 000
compuertas)
... no contienen compuertas, sino bloques lógicos que son
interconectados mediante fusibles reconfigurables
... manejan, en su mayorı́a, LUTs (del inglés Look-Up Tables) como
bloque lógico, los cuales vienen en varios tamaños y son capaces de
implementar funciones lógicas.
Tema 5 Fundamentos de PLDs
page 8
Tecnologı́a básica de dispositivos lógicos programables.
Tema 5
Contenido
PLD
PLA
PAL
GAL
CPLD
FPGA
⊲
Los arreglos de compuertas programables in-situ (FPGAs por sus siglas
en inglés)
... tienen una densidad mayor que los CPLDs (>> 10, 000
compuertas)
... no contienen compuertas, sino bloques lógicos que son
interconectados mediante fusibles reconfigurables
... manejan, en su mayorı́a, LUTs (del inglés Look-Up Tables) como
bloque lógico, los cuales vienen en varios tamaños y son capaces de
implementar funciones lógicas.
Tema 5 Fundamentos de PLDs
page 8
Tecnologı́a básica de dispositivos lógicos programables.
Tema 5
Contenido
PLD
PLA
PAL
GAL
CPLD
FPGA
⊲
Los arreglos de compuertas programables in-situ (FPGAs por sus siglas
en inglés)
... tienen una densidad mayor que los CPLDs (>> 10, 000
compuertas)
... no contienen compuertas, sino bloques lógicos que son
interconectados mediante fusibles reconfigurables
... manejan, en su mayorı́a, LUTs (del inglés Look-Up Tables) como
bloque lógico, los cuales vienen en varios tamaños y son capaces de
implementar funciones lógicas.
Tema 5 Fundamentos de PLDs
page 8
Tecnologı́a básica de dispositivos lógicos programables.
Tema 5
Contenido
PLD
PLA
PAL
GAL
CPLD
FPGA
⊲
Tema 5 Fundamentos de PLDs
page 9