Descargar

r
S.E.P.
I
S.E.I.T.
D.G.I.T.
CENTRO NACIONAL DE INVESTIGACIÓN
Y DESARROLLO TECNOLÓGICO
cenidet
UN NUEVO ESQUEMA DE SISTEMA DE ALIMENTACION
ININTERRUMPIBLE EN CA
E
T
OBTENER
PARA
I
S
EL
S
GRADO
DE:
MAESTRO EN
CIENCIAS
EN INGENIERÍA
ELECTRÓNICA
P
R
E
S
E
N
T
A:
JOSE ANTONIO HOYO MONTAÑO
DIRECTOR DE TESIS
02-0'274
CUERNAVACA, MORELOS
I
1
I
S.E.P.
SEPTIEMBRE 2000
S.E.1.T
CENTRO NACIONAL DE INVESTIGACION Y DESARROLLO TECNOLÓGICO
cenidet
ACADEMIA DE LA MAESTRIA EN ELECTRÓNICA
S.N.I.7
Centro Nacional de Investigación y Desarrollo Tecnológico
Cuernavaca, Morelos
Ing. José Antonio Hoyo Montaño
Candidato al grado de Maestro en Ciencias
en Ingeniería Electrónica
Presente
Después de haber sometido a revisión su trabajo final de tesis titulado: “Un nuevo esquema de sistema
de alimentación ininterrumpible en C.A.”, y habiendo cumplido con todas las indicaciones que el jurado
revisor de tesis le hizo, le comunico que se le concede autorización para que proceda a la impresión de la
misma, como requisito para la obtención del grado.
Reciba un cordial saludo.
ATENTAMENTE
Jefe del Depto. de Electrónica
C.C.P.
expediente
INTERIOR INTERNADO PALMIRA S/N, CUERNASACA. MOR. MEXICO
AP 5-164 CP 62050. CUERNASACA.
TELS. (731122314, 127613. 187741. FAX 173) 122434
Dr. Luix Gerardo Sela Voides/Jete del Depto de Electrónica
EMAlL velaluis@cenidei.edu,mx
cenidet
DEDICATORIA
A Dios, por darme siempre lo que necesito y no lo que deseo, por su amor, cuidados
y bendiciones.
A mi padre José Hoyo y Rubiot (Q.E.P.D.) por su dedicación a la familia, su
eterno interés en aprender cosas nuevas, su gran amor por mí madre y por mí, y de manera
muy especial por enseñarme el placer que es el enseñar algo a los demás.
A mi Madre Laura Montaño Vda. de Hoyo por su cariño, su p i a , su ejemplo,
disciplina, y por haberme enseñado el valor de la familia, del trabajo y de la
responsabilidad conmigo mismo y para las personas que me rodean.
A mi esposa Leticia, por su apoyo en esta etapa de nuestras vidas, por su paciencia,
sus consejos y sonrisas en los momentos dificiles, pero sobre todo por su amor y por
complementar mi vida.
A mis hijos José Carlos y Laura Leticia, por darme un motivo más para alcanzar
esta meta y proponerme otras nuevas, por sus sonrisas y abrazos, por permitirme crecer
junto con ellos.
A mi suegra Rogelia Díaz Santana por su amor, su preocupación, SUS rezos y por
su confianza en nosotros.
Al instituto Tecnológico de Hermosillo, por apoyarme y guiarme en mi desarrollo
profesional desde mi ingreso en 1980.
A todos mis Maestros y Profesores que a lo largo de todos mis estudios me han
ayudado a lograr los objetivos y los retos profesionales que he alcanzado a lo largo de mi
labor profesional.
A GRADEZCO
A mis directores de tesis: Dr. Jaime Arau y Dr. Carlos m i l a r por darme
la oportunidad de trabajar con ustedes y sobre todo por confiar en mi. Por su
afecto y gran amistad.
A los revisores de esta tesis: Dr. Elías Rodríguez, M.C. Ciro Nuñez, y M.C.
Nimrod Vázquez por sus comentarios acertados, asesoría y buenos consejos
durante la realización y escritura de esta tesis.
Agradezco de manera muy especial a Carlos Morcillo, Alejandro López,
Margarita Paz, Marco Antonio Contreras, Marco Antonio Rodríguez, Horacio
Visairo, Miguel Méndez, Roberto Galindo y Rene Vite por su ayuda y
compañerismo a lo largo de estos dos años que culminan con esta tesis, pero
sobre todo por los momentos difíciles y algunos no tan difíciles que compartimos.
Agradezco a todos mis profesores en cenidef por la paciencia y el tiempo
invertido en mis compañeros y en mi mismo, en especial al Dr. Carlos A p i l a r , y
a quien no requiere de títulos, ya que siempre será el “*fe
CaZ%a”, por su
experiencia, visión, buenos consejos y temas de conversación. Gracias por su
amistad y sinceridad.
A mis compaíieros del Cenidet: Iván, Crujo, Víctor, Aguayo, Nadira,
Nancy, Sinuhé, Roger, Irene, Alan y Hector.
Mi muy especial agradecimiento para todo el personal del departamento
de electrónica, similares y conexos: al Dr. Jaime Arau, Dr. Abraham Claudio, a
la incondicional y muy querida Marielena, a Mayrita, Don Román, Alfred, Mario
Moreno, Liliana y Rafa. Gracias a todos.
Agradezco al CONCACYT y a la SEP por proporcionar los medios
económicos con lo que pude realizar mis estudios de Maestría.
Tabla de Contenido
1. INTRODUCCION
1
1.1.Objetivos
1
1.2. Antecedentes
2
1.2.1. Redes de distribución eléctrica
2
1.2.1.LPerturbaciones
2
1.2.1.2. Tipos de carga
3
1.2.1.2.1.No sensibles
3
1.2.1.2.2.Sensibles
4
1.2.1.2.3.Críticas
4
1.2.2. Sistemas de alimentación ininterrumpibles(SA1).
4
1.2.2.1. Características generales
4
1.2.2.2. Clasificación y funcionamiento.
4
1.2.2.2.1.SAi espera pasiva.
6
1.2.2.2.2.SAI interactivo con línea
1
1.2.2.2.3.SAI de doble conversión.
1.2.2.2.4.Ventajas y Desventajas.
1
9
1.2.3. Factor de potencia
9
1.2.4. Distorsión Armónica
10
1.2.5 Normatividad internacional.
10
1.2.6 Procesos de carga y descarga de baterías
11
12
1.3. Metodología
1.4. Plan de exposición
13
1.5. Alcances y limitaciones
14
14
1.6. Referencias
16
2. ESTADO DEL ARTE
16
2.1 Revisión del estado del arte.
2.2. Esquema de SAI de doble conversión propuesto
20
2.2.1. Modo de Operación Normal.
21
2.2.2. Modo de operación cargador de batería.
22
2.2.3 Modo de operación de energía almacenada.
2.2.4. Inversor de polaridad.
.
23
24
I
2.3 Resumen.
2.4 Referencias
3. DESARROLLO DEL PROTOTIPO
3.1. Diseño del esquema de potencia
25
26
21
27
3.1.1. Transformador de alta frecuencia
28
3.1.2. Corrector del factor de potencia
32
3.1.3. Circuito de carga y descarga de batería
35
3.1.4.Circuito inversor de polaridad
35
3.1.5 Circuito de generación de referencia y control.
37
3.2. Diseño de pruebas
46
3.2.1 Prueba de tolerancia en estado estacionario para el voltaje de entrada.
41
3.2.2.Pruebas de las características de salida del SAI en estado estacionario.
47
3.2.2.1.Modo de operación normal, sin carga.
41
3.2.2.2.Modo de operación normal, plena carga lineal.
41
3.2.2.3.Modo de operación de energía almacenada, sin carga.
48
3.2.2.4.Modo de operación de energía almacenada, plena carga lineal.
48
3.2.3.Pruebas de las características de carga dinámica para el voltaje de salida del SAI. 48
3.2.3.1.Escalones de carga - Carga lineal.
48
3.2.4. Pruebas de las características de salida del SAI - Cargas no lineales de referencia. 48
3.2.4.1.Distorsión de salida con carga no lineal de referencia. -Modo normal.
49
3.2.4.2.Distorsión de salida con carga no lineal de referencia. - Modo de energía
almacenada.
49
3.2.4.3.Distorsión de salida con escalones de carga no lineal de referencia. -Modo
normal.
50
3.2.4.4.Distorsión de salida con escalones de carga no lineal de referencia. -Modo
energía almacenada.
50
3.3. Simulación del sistema
3.3.1. Simulación usando MicroSim DesignLab Re1 8
50
50
3.3.1.1SAI en modo de operación normal, estado estacionario.
50
3.3.1.2SA1 en modo de operación de energía almacenada, estado estacionario.
54
3.3.1.3Pruebas de las características de carga dinámica para el voltaje de salida
del SAI.
55
3.3.1.4 Pruebas de las características de salida del SAI -Cargas no lineales de
referencia.
56
3.4. Implementación del prototipo
58
I1
3.4.1 SAI en modo de operación normal, estado estacionario.
58
3.4.2 SAI en modo de operación de energía almacenada, estado estacionario.
63
3.4.3 SAI en modo de operación normal, respuesta a escalones de carga.
65
3.4.4 SAI en modo de operación de energía almacenada, respuesta a escalones de carga. 66
3.5 Señal de referencia.
68
3.6 Análisis comparativo.
69
3.6.1. Modo de operación normal.
69
3.6.1.1. En vacío.
69
3.6.1.2. A plena carga lineal
70
3.6.1.3. Aplena carga no lineal.
71
3.6.2. Modo de operación de energía almacenada.
73
3.6.3. Respuesta dinámica.
74
3.7. Resumen.
74
3.8.Referencias
74
4. CONCLUSIONES Y TRABAJOS FUTUROS
4.1. Conclusiones
4.2. Trabajos futuros.
5. ANEXOS
5.l.Bibliografía general
5.2. Programa para análisis de armónicos en MATLAB.
5.3 Tabla de calibres AWG.
76
76
78
79
79
80
82
Lista de Figuras y Tablas
Figuras
Fig. 1. Esquema simplificado de una red de distribución eléctrica.
2
Fig. 2. Perturbaciones comunes en el voltaje de una red de distribución o en una línea de
alimentación de CA.
3
Fig. 3. Esquema básico de un SAI en línea.
5
Fig. 4. Esquema básico de un SAI fuera de línea
5
Fig. 5. Esquema básico de un SAI de espera pasiva.
6
Fig. 6. Esquema básico de un SAI interactivo con línea.
7
Fig. 7. Esquema básico de un SAI de doble conversión
8
Fig. 8.-Formas de onda de voltaje y corriente en modo de carga intermitente reportadas
en [351
12
Fig. 9. Diagrama de desarrollo del nuevo SAI propuesto como solución.
13
Fig. 10.- Diagrama del inversor para SA1 propuesto en [l].
16
Fig. 11.- Diagrama simplificado del SAI propuesto en [3].
17
Fig. 12.- Diagrama del SAI propuesto en [SI.
18
Fig. 13.- Diagrama del SA1 propuesto en [81.
19
Fig. 14.- Diagrama del nuevo SAI propuesto como solución.
20
Fig. 15.- Circuito equivalente del SAI operando en modo normal.
21
Fig. 16.- Formas de onda de voltaje y corriente en el SAI operando en modo normal,
a) en la entrada al SAI, b) en el bus de CD.
22
Fig. 17.- Circuito equivalente del SAI operando en modo cargador de batería.
22
Fig. 18.- Formas de onda en el SAI operando en modo cargador de batería, a) corriente en
los interruptores Ql y Q2, b) voltaje y corriente de entrada, c) voltaje y corriente de
salida.
23
Fig. 19.- Circuito equivalente del SAI operando en modo de energía almacenada
23
Fig. 21.- Circuito esquemático del inversor de polaridad.
24
Fig. 20.- Formas de onda de voltaje y corriente de salida del SAI operando en modo de energía
24
almacenada.
IV
Fig. 22.- Formas de onda de corriente y voltaje del inversor de polaridad, a) entrada al
inversor, b) salida del inversor.
Fig. 23.- Esquema de potencia propuesto para el SAI.
Fig. 24.- Diagrama esquemático de un convertidor directo.
Fig. 26.- Diagrama esquemático del inversor de polaridad.
25
28
32
36
Fig. 25.- Diagrama esquemático del convertidor directo y del circuito cargador/descargador de
batería.
36
Fig. 28.- Diagrama de bloques de un circuito PLL típico.
37
Fig. 27.- Diagrama de bloques del circuito de generación de referencia
37
Fig. 29.- Filtro pasa bajos
40
Fig 30.- Diagrama esquemático del circuito PLL.
41
Fig. 31.- Diagrama esquemático del circuito generador de señal senoidal.
42
Fig. 32.- Diagrama esquemático del circuito de filtrado para la señal senoidal,
43
Fig. 33.- Diagrama esquemático del circuito PID.
44
Fig. 34.- Diagrama esquemático del circuito de retroalimentación del voltaje de salida.
45
Fig. 35.- Forma de onda de voltaje no senoidal permitida por la norma IEC 62040-3
47
Fig. 36.- Circuito de carga no lineal de referencia extraido de la norma IEC 62040-3
48
Fig. 37.- Resultados de simulación SAI en modo normal, formas de onda de voltaje y
corriente de entrada y salida para operación sin carga, a) Vi = 72 Vrms,
b) Vi = 80 Vrms, c) Vi = 88 Vrms.
51
Fig. 38.- Resultados de simulación SAI en modo normal, formas de onda de voltaje y
corriente de entrada y salida para operación a plena carga lineal, a) Vi = 72 Vrms,
b) Vi = 80 Vrms, c) Vi = 88 Vrms.
52
Fig. 39.- Resultados de simulación SAI en modo normal, formas de onda de voltaje y
corriente de entrada y salida para operación a plena carga no lineal, a) Vi = 72 Vrms,
53
b) Vi = 80 Vrms, c) Vi = 88 Vrms.
Fig. 40.- Resultados de simulación SAI en modo de energía almacenada, sin carga
54
Fig. 41.- Resultados de simulación SAI en modo de energía almacenada, plena carga lineal.
54
Fig. 42.- Resultados de simulación SA1 en modo de energía almacenada, plena carga no lineal 55
Fig. 43.- Resultados de simulación SAI en modo normal, a) escalón de 20 a100% de
carga lineal, b) escalón de 100 a 20%de carga lineal.
56
V
Fig. 44.- Resultados de simulación del SAI con esclones de carga no lineal, a) modo normal,
carga de 20 a loo%, b) modo normal, carga de 100 a 20%, c) modo de energía
almacenada, carga de 25 a loo%, d) modo de energía almacenada, carga de 100 a 25%. 58
Fig. 45.- Resultados experimentales SAI en modo normal, sin carga, a) Vi = 72 Vrms,
b) Vi= 80 Vrms, c) Vi = 88 Vrms
60
Fig. 46.- Resultados experimentales SAI en modo normal, plena carga lineal,
a) Vi = 72 Vrms, b) Vi= 80 Vrms, c ) Vi = 88 Vrms
61
Fig. 47.- Resulatados experimentales SAI en modo normal, plena carga no lineal,
a) Vi = 72 Vrms, b) Vi = 80 Vrms, c) Vi = 88 Vrms.
63
Fig. 48.- Resultados experimentales SAI en modo de energía almacenada operando sin carga
64
Fig. 49.- Resultados experimentales SAI en modo de energía almacenada operando a plena
carga lineal.
64
Fig. 50.- Resultados experimentales SAI en modo de energía almacenada operando a plena
carga no lineal.
64
Fig. 51.- Resultados experimentales SAI en modo normal operando con carga lineal y
voltaje de entrada nominal, a) escalón de carga de 20 a loo%, b) escalón de carga de
100 a 20%.
65
Fig. 52.- Figura 1 apartado 5.3.1 de la norma IEC 62040-3. Clasificación 1para desempeiio
de salida dinámico.
65
Fig. 53.- Resultados experimentales SAI en modo normal operando con carga no lineal y
voltaje de entrada nominal, a) escalón de carga de 25 a loo%, b) escalón de carga de
100 a 25%.
66
Fig. 54.- Resultados experimentales SAI en modo energía almacenada operando con
carga lineal, a) escalón de carga de 20 a loo%, b) escalón de carga de 100 a 20%.
67
Fig. 55.- Resultados experimentales SAl en modo energía almacenada operando con
carga no lineal, a) escalón de carga de 20 a loo%, b) escalón de carga de 100 a 20%.
67
Fig. 56.- Forma de onda senoidal de referencia sin etapas de potencia.en operación,
a) señal rectificada, b) contenido armónico de la señal sin rectificar
68
Fig. 57.- Forma de onda senoidal de referencia con etapas de potencia en operación,
a) señal rectificada, b) contenido armónico de la señal sin rectificar
68
Fig. 58.- DAT del voltaje de entrada operando sin carga
69
Fig. 59.- DAT del voltaje de salida operando sin carga
69
Fig. 60.- Regulación del voltaje de salida vs. variaciones en el voltaje de entrada operando
sin carga.
70
Fig. 61.- DAT del voltaje de entrada operando a plena carga lineal
70
Fig. 62.- DAT del voltaje de salida operando a plena carga lineal
70
VI
Fig. 63.- Regulación del voltaje de salida vs. variaciones en el voltaje de entrada operando a
plena carga lineal.
71
Fig. 64.- Factor de potencia vs. voltaje de entrada operando a plena carga lineal.
71
Fig. 65.- Eficiencia del SAI vs. voltaje de entrada operando a plena carga lined.
71
Fig. 66.- DAT del voltaje de entrada operando a plena carga no lineal.
72
Fig. 67.- DAT del voltaje de salida operando a plena carga no lineal.
72
Fig. 68.- Regulación del voltaje de salida v5. variaciones en el voltaje de entrada operando a
plena carga no lineal.
72
Fig. 69.-Factor de potencia vs. voltaje de entrada operando a plena carga no lineal
72
Fig. 70.- Eficiencia del SAI vs. voltaje de entrada operando a plena carga no lineal.
73
Fig. 71.- DAT del voltaje de salida, SAI operando en modo de energía almacenada.
73
Fig. 72.- Regulación del voltaje de salida, SAI operando en modo de energía almacenada
73
TABLA 1.-Tabla comparativa de los diferentes esquemas de SA
19
TABLA 2.- Comparación de los esquemas revisados y el esquema propuesto
19
TABLA 3.- ( R l ) (Cext) vs. Fo
38
TABLA 4.- Niveles de Compatibilidad para Voltajes armónicos individuales en redes de bajo
voltaje (extraído de IEC 61000-2-2)
46
VI1
Capítulo 1
INTRODUCCION
Capítulo 1
Introducción
1. INTRODUCCION
La presente tesis se encuentra enmarcada dentro del área de electrónica de potencia, así mismo,
forma parte de la línea de investigación de sistemas de alimentación conmutados de dicha área.
Dentro de la línea de investigación mencionada son importantes aspectos de la calidad de la
energía entregada a la carga, así como la reducción de la contaminación introducida a la red de
alimentación de corriente alterna. A continuación se exponen cuales son los objetivos de la presente tesis.
1.1. Objetivos
Los objetivos perseguidos durante el desarrollo de la presente tesis pueden clasificarse en dos
tipos: objetivos generales y objetivos particulares.
El objetivo general de la tesis puede resumirse de la siguiente manera:
Diseñar e implementar un esquema de Sistema de Alimentación Ininterrumpible (SAI)“en
línea” con alta eficiencia, baja distorsión armónica total, alto factor de potencia, alta
confiabilidad,bajo costo y bajo volumen, cuyos resultados experimentales puedan ser validados
al compararse con simulaciones del esquema propuesto y resultados de otros esquemas de SAI
“en línea” de características similares.
De manera similar se pueden resumir los objetivos particulares de la tesis:
a).- Diseñar un SAI “en línea” que cuente con tres etapas de potencia: rectificador de entrada, corrector
del factor de potencia con funciones de regulación del voltaje de salida, e inversor de fase para voltaje
de salida.
b).-Diseñar un control híbrido que permita corregir el factor de potencia de entrada del SAI, regule el
proceso de carga y descarga del banco de baterías, regule el voltaje de salida, detecte cuándo debe
entrar el modo de respaldo de energía y mantenga sincronía entre el voltaje de salida y el de entrada
para evitar tener perturbaciones en el voltaje aplicado a la carga crítica.
c).-Simular el SAI en Pspice para obtener gráficas de su comportamiento ante diferentes condiciones de
voltaje de entrada y variaciones en la carga que sirvan como referencia para los resultados
experimentales.
d).-Construir un prototipo experimental a 200 VA para realizar pruebas ante diferentes condiciones de
voltaje de entrada y variaciones en la carga.
e),. Comparar los resultados obtenidos experimentalmente con los de simulación.
1.
Capítulo 1
INTRODUCCION
1.2. Antecedentes
Para poder ver la necesidad de un sistema de alimentación ininterrumpible, es importante
conocer las características tanto de la red de distribución eléctrica como de las cargas que están
conectadas a esta.
1.2.1. Redes de distribución eléctrica
En la actualidad las compañías generadoras y proveedoras de energía eléctrica operan sistemas
eléctricos de potencia altamente sofisticados, estos sistemas están diseñados para proporcionar a sus
clientes un servicio adecuado y confiable. Sin embargo, en ocasiones ocurren perturbaciones de voltaje y
aun más, interrupciones en el servicio [l].
6;
Para ver de manera sencilla en donde se producen estas perturbaciones se utilizará un esquema
simplificado de una red de distribución eléctrica, este esquema se muestra en la figura 1.
z,
Generación
Distribución
Consumo
Carga
@-+ll€y3Il
Punto de Conexión
común (PCC)
--
Fig. 1. Esquema simplificado de una red de distribución eléctrica
Esta red de distribución es afectada por factores como descargas atmosféricas, su impedancia
finita, las cargas lineales y no lineales conectadas a ella [21
De la figura 1se puede observar que la tensión entregada a los usuarios queda afectada tanto por
las perturbaciones en las instalaciones del propio usuario como por las perturbaciones producidas en
otras etapas de la red. El efecto de estas perturbaciones en el conjunto de la red de distribución depende
de las impedancias mostradas en el esquema, dado que Z8 y Z, son mayores que Z, y 2, el efecto de las
perturbaciones en el extremo del usuario no afectará a las etapas de generación y distribución, a menos
que el consumo del usuario sea de alta potencia, es mucho más probable entonces, que las perturbaciones
que ocurran en las etapas de generación y distribución si afecten al usuario [31
1.2.1.1.Perturbaciones
Las perturbaciones que pueden encontrarse en un momento dado en la red de distribución
eléctrica han sido clasificadas y definidas vastamente en la literatura [4-81, a continuación se mencionan
algunas de esas perturbaciones.
Sobretensión o Sobreuoltqje Transitorio. Cuando ocurre una perturbación que ocasiona que
el valor absoluto del voltaje instantáneo de línea, V(t), es mayor a 1.25 veces el voltaje de pico nominal, V,,
2.
Capítulo 1
INTRODUCCION
se dice que se tiene un sobrevoltaje (overvoltage, en inglés) transitorio. Una característica importante de
este sobrevoltaje transitorio es que su duración es menor a medio ciclo de la señal de línea. Cuando el
sobrevoltaje es mayor a dos veces el valor de V,, se denomina como “Transitorio de Alta Tensión”.
Sobretensión Sostenida. Se dice que existe una perturbación de tipo sobretensión sostenida
(swell, en inglés), cuando se tiene un incremento anormal en el valor eficaz (RMS) del voltaje de línea.
Dado que se habla de un incremento en el valor RMS del voltaje de línea, esta perturbación debe tener
una duración no menor a medio ciclo de la señal de línea.
Ranura. Este tipo de perturbación (ranura o notch, en inglés), ocurre cuando el valor
instantáneo de V(t) decrece durante una fracción pequeña del ciclo de la señal de alimentación, sin llegar
a ser cero.
Bqja Tensión Sostenida. Cuando ocurre un decremento anormal en el valor eficaz del voltaje
de línea, se dice que existe una condición de baja tensión sostenida, la cual debe durar como mínimo
medio ciclo de la señal de alimentación. Cuando esta condición dura algunos segundos, recibe el nombre
de baja o hundimiento (sag, en inglés); y cuando llega a durar mas, recibe el nombre de extinción
(blowout,en inglés).
Apagón. Esta perturbación se presenta cuando existe una ausencia de señal de alimentación,
por lo general, tiene una duración de varios ciclos de sena1 de alimentación (outage, en inglés).
Distorsión Armónica. Esta perturbación se manifiesta como una deformación de la forma de
onda de voltaje en la red de distribución.
E
O
TRANSITORIO
SOBRE VOLTAJE
7
IMPULSO
TRANSITORIO
Fig. 2. Perturbaciones comunes en el voltaje de una red de distribución o en una línea de alimentación
de CA.
1.2.1.2. Tipos de carga
Conectadas a la red de distribución se pueden encontrar tres tipos de cargas, las cargas no
sensibles, las sensibles y las críticas. Cada una de estas cargas tiene requerimientos diferentes de calidad
en la energía que utilizan para su funcionamiento [91.
1.2.1.2.1. No sensibles
Las cargas no sensibles son las menos exigentes en cuanto a la calidad de la energía que utilizan,
entre este tipo de cargas se encuentran lámparas y motores de ventilación entre otros.
3.
Capítulo i
INTRODUCCION
1.2.1.2.2. Sensibles
Las cargas sensibles, requieren una calidad de energía eléctrica mayor, por lo general soportan
fallas en el suministro de energía de menos de un semiciclo de duración, entre estas cargas se encuentran
por ejemplo controles de velocidad de motores.
1.2.1.2.3. Críticas
Por último, se tienen las cargas críticas, en las cuales fallas en el suministro de energía eléctrica
de más de un semiciclo pueden ocasionar pérdidas de información, materiales, procesos, daños a equipos o
incluso pueden poner en peligro vidas. Para este tipo de cargas es necesario un sistema que permita su
ministrar energía de alta calidad en todo momento.
1.2.2. Sistemas de alimentación ininterrumpibles(SAI).
Dado que las cargas críticas tienen una necesidad de alta calidad de energía eléctrica, es
importante encontrar esquemas que permitan suministrar a la carga esa energía de calidad, así como
también evitar que el sistema empleado para asegurar esta alta calidad no deteriore la calidad de la
energía que utilizan otras cargas conectadas en la red de distribución.
A lo largo de los años se han desarrollado diferentes soluciones al problema de entregar una
energía de alta calidad a este tipo cargas [io]:
Supresores de transitorios,
Filtros,
Transformadores de aislamiento,
Reguladores de voltaje,
Sistemas motor-generador, y
Sistemas de alimentación ininterrumpibles (SAI)
1.2.2.1. Características generales
Los SAI son sistemas que permiten alimentar cargas críticas con una energía eléctrica de alta
calidad aun cuando la red de distribución presente cortes en su suministro de mas de 0.5s. Dado que 10s
SAI contienen una batería de almacenamiento [ l l ] , el tiempo que pueden alimentar a la carga en caso de
un corte en el suministro de energía depende de las características de dicha batería.
Además de la batería de almacenamiento, un SAI cuenta con una etapa de rectificación y cargado
de batería, y una etapa de inversión de voltaje [ i l l .
1.2.2.2. Clasificación y funcionamiento.
Desde su primera aparición como producto en serie en los años ~ O ’ S ,cuando eran utilizados
esencialmente en aplicaciones de respaldo para grandes equipos de computo, los SAI han venido
experimentando una evolución tanto en sus topologías como en sus aplicaciones. En la actualidad, se
utilizan SAI en computadoras de todo tipo, procesos industriales, instrumentación, telecomunicaciones,
etc.
Este crecimiento en los campos de aplicación de los SAI trajo consigo que la forma de describir y
ofertar estos equipos se hiciera confusa y que en algunos casos engañara a los clientes [121, parte de esdescripciones se comentan a continuación.
4.
Capítulo i
INTRODUCCION
Un SAI en ZÍnea es aquel en que la carga es alimentada normalmente por el inversor, esta
conexión proporciona aislamiento entre la carga y la línea de alimentación de CA, además de acondicionar
la energía proporcionada a la carga en todo momento.
Durante una falla en el suministro de energía de la línea de alimentación, la energía para
alimentar al inversor del SA1 es suministrada por la batería, por tanto, no existe interrupción de energía
en la carga.
Cuando el suministro de energía de la línea se restablece, el rectificador y cargador alimenta al
inversor y proporciona la energía necesaria para recargar a la batería. El control del SAI puede fijar
diferentes tiempos de carga dependiendo de la aplicación.
Durante una falla del SAI, el interruptor estático automático transfiere la alimentación de la
carga crítica hacia la línea de alimentación de CA. en menos de % de ciclo sin discontinuidad de fase. Esta
acción le permite alimentar a las cargas mas críticas al mismo tiempo que acciona una alarma de falla.
Esta característica es importante dado que cuando falla un SAI lo hace de manera silenciosa y sin previo
aviso 1131.
Interruptor
Estático
Rectificador Inversor
Línea de
Alimentación
carga
’ Crítica
Batería
Fig.3. Esquema básico de un SAI en linea.
En un SAI fuera de línea, la carga crítica es alimentada directamente desde la línea de
alimentación de CA de manera que no se proporciona un acondicionamientoal voltaje aplicado a la carga.
Al presentarse una falla en el suministro de energía de la línea de alimentación, el interruptor
estático transfiere la alimentación de la carga hacia el inversor del SAI, este inversor debe estar
sincronizado con la línea de alimentación para evitar discontinuidades de fase en el voltaje aplicado a la
carga. El inversor en este caso es alimentado por la batería. El interruptor estático debe ser operado en
menos de % de ciclo para no afectar la operación de la carga crítica. Al reanudarse el suministro de
energía de la línea de alimentación de CA el rectificador se encarga de recargar la batería U41.
-
Batería
Fig. 4. Esquema básico de un SAI fuera de línea
5.
Capítulo 1
INTRODUCCION
Ante la confusión causada en algunos casos por estas definiciones, la Comisión Electrotécnica
Internacional (IEC, Por SUS Siglas en inglés) en Su norma IEC 62040-3 ha establecido tres tipos de SAI
normalizados y los métodos utilizados para medir su desempeño [15]:
a.- espera pasiva (passive standby, en inglés),
b.- interactivo con línea (line-interactive, en inglés), y
c.- de doble conversión (doble conversion, en inglés).
A continuación se explicaran las características y modos de operación de cada una de estos tipos
normalizados de SAI.
1.2.2.2.1. S A i espera pasiva.
Este tipo de SAI cuenta con dos modos de operación: modo normal y modo de energía
almacenada.
En el modo normal la carga es alimentada directamente por la línea de alimentación de CA,
generalmente a través de un filtro o un acondicionador de señal que elimina ciertas perturbaciones y que
también puede proporcionar regulación de voltaje. La norma no menciona este filtro y solamente habla de
un “interruptor de SAI”.Sin embargo, en la norma se estipula que “Dispositivos adicionales pueden ser
incorporados para proporcionar acondicionamiento de energía, P.e, un transformador ferro-resonante O
transformadores de cambio de derivaciones automáticas”. El inversor esta en espera pasiva.
El modo de energia almacenada actúa cuando el voltaje de la línea de CA sale de las
tolerancias permitidas o falla, entonces la batería y el inversor alimentan a la carga asegurando un flujo
continuo de energía hacia la carga en un tiempo de conmutación muy corto (generalmente menor a
10ms). Las normas no mencionan un tiempo en especial, sin embargo, estipulan que “la carga [es]
transferida al inversor directamente o a través del interruptor de SA1 (el cual puede ser electrónico o
electromecánico)”.
Interruptor de SAI
Entrada
de CA
Carga
Cargador
T
Batería
--
Modonormal
Modo de energía almacenada
Fig. 5. Esquema básico de un SAI de espera pasiva
El SAI sigue operando con la energía de la batería durante el tiempo de respaldo o hasta que el
voltaje de la línea de alimentación regrese a estar dentro de la tolerancia permitida, es en este punto que
el SA1 regresa a operar en modo normal.
6.
Capítulo 1
INTRODUCCION
Esta topología es de hecho una reproducción de la topología fuera de línea explicada
anteriormente. Sin embargo, las normas aconsejan que el termino fuera de línea no debe ser utilizado.
Para efectos prácticos esta topología esta limitada a aplicaciones de baja potencia (2kVA) [161.
1.2.2.2.2. SA1 interactivo con línea
Este tipo de SA1 cuenta con tres modos de operación: modo normal, modo de energía almacenada
y modo de paso (bypass en inglés).
En el modo normal la carga es alimentada con una “energía de línea acondicionada” por el
inversor del SAI que está conectado en paralelo con la línea. El inversor funciona para proporcionar
acondicionamientodel voltaje de salida ylo para cargar la batería. En esta topología la frecuencia de salida
depende de la frecuencia del voltaje en la línea de alimentación de CA..
El SAI opera en modo de energia almacenada cuando el voltaje de la línea de alimentación de
CA sale los límites establecidos o falla, entonces la batería y el inversor proporcionan la energía que
necesita la carga, En este modo de operación el interruptor estático se abre para evitar que el SAI
alimente a la línea de entrada.
El SAI sigue operando con la energía de la batería durante el tiempo de respaldo o hasta que el
voltaje de la línea de alimentación regrese a estar dentro de la tolerancia permitida, es en este punto que
el SAI regresa a operar en modo normal.
En el caso de una falla interna del SAI, se activa el interruptor de paso de manera que la carga es
alimentada por la fuente de paso, en estos casos el SA1 opera en modo depuso.
Entrada
de CA
Carga
Batería
T
1
1
--
Modonormal
Mododeenergía almacenada
Fig. 6. Esquema básico de un SAI interactiuo con línea
Esta topología no es conveniente para cargas sensibles de potencias de medias a altas ya que no
permite regulación de frecuencia [171.
1.2.2.2.3. SA1 de doble conversión.
Este tipo de SAI cuenta con tres modos de operación: modo normal, modo de energía almacenada
y modo de paso.
7.
Capítulo 1
INTRODUCCION
'
En el modo normal la carga es alimentada continuamente por el conjunto rectificador/cargador
e inversor, es aquí donde se produce una conversion de CA a CD y de CD a CA, de ahí se deriva el nombre
de la topología.
El SA1 opera en modo de energia almacenada cuando el voltaje de la línea de alimentación de
CA sale los límites establecidos o falla, la batería y el inversor continúan proporcionando la energía que
necesita la carga. El SAI sigue operando con la energía de la batería durante el tiempo de respaldo o hasta
que el voltaje de la línea de alimentación regrese a estar dentro de la tolerancia permitida, es en este
punto que el SAI regresa a operar en modo normal.
En caso de que el SAI esté equipado con un interruptor de paso (static bypass, en inglés), el SAI
entrará en modo de puso si cualquiera de las siguientes condiciones se presenta:
-
Una falla interna del SAI.
Transitorios de corriente.
Sobrecargas.
Fin del tiempo de respaldo
Al accionarse el interruptor de paso, la carga es alimentada por la línea de alimentación de paso.
Este tipo de SAI requiere que el iiversor este sincronizado con la línea de paso para evitar distorsiones de
fase ai entrar al modo de paso.
,
Entrada
de CA
de Paso
,, ,
,,,
*r
. . ....,..
i
Interruptor Estático
--"
Entrada
Interruptor
de mantenimiento
manual
i
I
.........."....
I
"
"<*>1>1<
Normal
r
Si solo existe
iina entrada de
CA .....
J.,
Cargador
I
,
I
Batería
--
"
Inversor
_-
-
Carga
""
.I
R
-Modo normal
Modo de energía almacenada
- - - Modo de paso de energía
I . .
Fig. 7. Esquema básica de u n SAI de doble conversión
Si observamos bien, esta topología es la misma que la de un SAI en línea, sin embargo, la norma
establece que el termino "en línea" no debe ser usado 1181.
8.
Capítulo 1
INTRODUCCION
1.2.2.2.4. Ventajas y Desventajas.
Las ventajas y desventajas de estos dos esquemas pueden sintetizarse en la siguiente tabla [19]:
TABLA 1.- Tabla comparativa de los diferentes esquemas de SAi
Tipo de SA1
Ventajas
- Diseño sencillo
Espera pasiva
- Bajo costo
.Tamaño pequeño
Desventajas
- No hay aislamiento entre la carga y la
linea de alimentación.
Tiempo de conmutación grande
- N o regula el voltaje de salida.
No regula la frecuencia de salida, la cual
lepende de la línea de alimentación de CA
- No hay aislamiento entre la carga y la
Interactivo con línea
- E l costo puede ser menor que
el de un SAI de doble
conversión.
línea de alimentación.
No regula la frecuencia de salida, la cual
epende de la línea de alimentación de CA.
- Pobre protección contra picos y
sobrevoltajes.
El acondicionamiento del voltaje de salida
es mediocre dado que el inversor no está
conectado en serie con la carga.
Baja eficiencia cuando se opera con carga8
no lineales.
- Protección continua de ia carga
Doble conversión
proporcionada por el inversor.
-Aislamiento entre la línea de
alimentación de CA y la carga.
.Tolerancias en el voltaje de
entrada muy amplias y
regulación precisa del voltaje de
salida.
- Posibilidad de funcionar como
un cambiador de frecuencia.
.Desempeño superior bajo
condiciones de estado
estacionario y transitorias.
.Transferencia instantánea a
modo de energía almacenada
cuando falla la línea de
alimentación.
- Transferencia sin falla al modo
de paso.
- Paso manual diseñado para
facilitar el mantenimiento.
Mayor precio, aunque esto es compensado
por los numerosos beneficios.
1.2.3. Factor de potencia
El factor de potencia para cargas lineales, P.e. motores, se define en función del ángulo de
desplazamiento que existe entre el voltaje y l a corriente e n l a carga [201.
9.
Capítulo 1
INTRODUCCION
PF= cos('p)
(1.1)
donde
PF es el factor de potencia, y
'p
es el ángulo de defasamiento entre voltaje y corriente en la carga
Sin embargo, con la proliferación de cargas no lineales, donde las formas de onda de corriente y/o
voltaje no son senoidales puras, el factor de potencia se redefine como [ X I :
PF
L.
cos('p)
IRMS
(1.2)
donde
PF es el factor de potencia,
Codcp) es el factor de defasamiento entre los componentes fundamentales de voltaje y corriente
en la carga.,
I, es el valor eficaz de la componente fundamental de corriente, y
Ims es el valor eficaz de la corriente.
1.2.4. Distorsión Armónica
De la definición de factor de potencia para cargas no lineales, se puede apreciar que el contenido
de armónicos de corriente tiene un impacto directo en él, sin embargo, ¿Cómo podemos definir el efecto de
estos armónicos sobre las formas de onda tanto de corriente como de voltaje?
Una manera de medir este efecto es por medio de la distorsión armónica total, la cual nos expresa
que tan alejada esta una señal de voltaje o corriente de ser una señal senoidal pura [221
donde
DAT es la distorsión armónica total,
I, es el valor eficaz de la componente fundamental de corriente, y
IRMs
es el valor eficaz de la corriente.
1.2.5 Normatividad internacional.
Como ya se mencionó en la sección 1.2.2.2 la ambigüedad en las clasificaciones de los SAI llevo a la
creación de una norma internacional por parte de la IEC, la IEC 62040-3.Posteriormente esta norma fue
adoptada por la CENELEC (Comité Europeo de Normalización) como IEV 50091-3 [231
1o.
Capítulo 1
INTRODUCCION
La norma IEC 62040-3 establece métodos para especificar el desempeño y requerimientos de
prueba para Sistemas de Alimentación Ininterrumpibles. Se establecen en ella definiciones de términos
relacionados con los componentes de un SAI, de las características de funcionamiento y de los parámetros
de entrada y salida.
El apartado 5 [241 de la norma establece las condiciones de servicio y desempeño de tipo eléctrico,
dentro de este apartado se define la distorsión armónica total permitida en la entrada en relación con la
norma IEC 61000-2-2 para redes de bajo voltaje, así mismo se hace mención de la compatibilidad
electromagnética con referencia a la norma IEC 62040-2.
En apartado 6
se establecen las pruebas que deben aplicarse a los SAI tanto para cargac
lineales como no lineales, así corno 10sniveles de desempeño que deben obtenerse en dichas pruebas para
cumplir con la norma.
En la sección 3.2 se detallaran las pruebas establecidas en la sección 6 de la
C d e S se aplicaron ai
prototipo construido.
IEC 62040-3y
1.2.6 Procesos de carga y descarga de baterías
Dentro del esquema de un SAI un punto fundamental es el elemento de almacenamiento de
energía, existen varias formas de almacenar y/o producir energía para utilizarse cuando la línea de
alimentación principal falla: el uso de volantines (flywheel, en inglés) [%I, baterías [271, etc.
Para el diseño implementado en esta tesis se utilizaron baterías de plomo-ácido para
proporcionar energía a la carga al existir una falla en el suministro de energía principal, es por esta razón
que a continuación se detallarán diferentes métodos de carga, sus ventajas y desventajas, así como los
cuidados que deben tenerse durante la descarga de las baterías.
Existen dos tipos de baterías de plomo-ácido: las llamadas de válvula regulada WLA, por SUS
siglas en inglés) [28] y las llamadas selladas [29], dependiendo de los requerimientos de potencia se utiliza
uno u otro tipo (las baterías tipo VRLA se usan para potencias altas).
Las baterías de plomo-ácido tienen una vida útil de entre 10 y 20 años, la cual se reduce
dramáticamente cuando la temperatura ambiente es superior a la temperatura normal de trabajo, O
cuando la temperatura está muy por debajo de este límite 1301.
Otro aspecto que limita la vida útil de las baterías de plomo-ácido es el ciclo de descarga profunda,
el máximo de ciclos de descarga profunda que soportan estas baterías oscila entre 50 y 100 ciclos [311.
Para evitar el daño ocasionado por las descargas profundas el SAI apaga el inversor cuando el voltaje de la
batería llega a un mínimo aceptable. El resultado de esto se llama descarga superficial. También es
posible que al tener una batería casi descargada y sin cargarse se degrade permanentemente debido a la
acción del ácido electrolitico de disolver las placas de las celdas t321.
Así mismo, la pérdida de tiempo de respaldo es otro tipo de falla importante, esta es causada
principalmente por la sobrecarga permanente de baterías conectadas en modo flotante.
Para reducir la incidencia de este tipo de falla se buscan métodos que permitan tener una carga
plena de la batería con un mínimo de sobrecarga. Se debe hacer una distinción entre la recarga después de
una descarga y la recarga sostenida requerida para compensar la autodescarga de la batería, necesarias
para asegurar que se tendrá la capacidad de suministrar la energía necesaria. Aunque el proceso de
recarga no presenta problemas para los SAI actuales, se ha visto que una carga flotante sostenida resulta
en una sobrecarga de la batería.
11.
Capítulo 1
INTRODUCCION
En la actualidad el método de carga de baterías mác común es el de modo flotado, en este método
se aplica un voltaje promedio definido por el fabricante, el cual debe asegurar tanto la recarga como la
carga sostenida de la batería [331.
A diferencia del modo flotado, el modo de operación intermitente solo alimenta a la batería por un
tiempo tl, permitiendo que la batería se descargue durante un tiempo t2. Los tiempos t l y t2 son fijados
de manera aleatoria o determinados por la batería. En cualquier caso, se fijan dos limites de voltaje, el
límite superior (Uh)y el límite inferior (Ub),
el voltaje de la batería se mueve entre estos dos límites.
Cuando la batería llega al límite inferior, el circuito cargador empieza a trabajar y proporciona una
corriente a la batería de amplitud limitada, cuando la batería alcanza un voltaje igual ai del límite
superior el cargador deja de operar. Esta forma de cargar la batería tiene la ventaja de tomar en cuenta el
proceso de envejecimiento de la batería y las variaciones en la temperatura al rededor de las baterías al
ajustar de manera automática la frecuencia de los pulsos de carga [34]. La figura 8 muestra este modo de
operación.
1
r 1O0 ?'o CH.
2 \:
I
I
I
I
I- so
I
I
CEAC 7 Ah 12 V
I
I
Lgoh
CH.2
10 IT
(:!I 1. 3
0.2 v
C:H. 4
5v
timi
, .
Fig. 8.- Formas de onda de voltaje y corriente en modo de carga intermitente reportadas en [351
1.3. Metodología
El desarrollo de la tesis fue dividido en varias etapas que permitieron alcanzar varios de los
objetivos fijados al inicio de la misma, tal como se muestra en la figura 9.
Como se ve existen cinco tareas principales las cuales se explicaran a continuación:
12.
Capítulo 1
INTRODUCCION
A).- Reuisión del estado del arte. En esta
actividad se revisó el estado del arte relacionado
a las etapas de potencia del SAI, así como de
diferentes esquemas de control tanto analógicos
como digitales.
W . - Diseno del esquema del SAI. En esta
actividad se diseñó el esquema general del SM,
así como cada uno de los bloques que 10
componen. ün aspecto importante a considerar
en esta etapa fue el diseño del transformador de
alta frecuencia que se utilizó para acoplar tanto
al circuito corrector del factor de potencia como
al circuito de respaldo de energía hacia el
circuito inversor de polaridad, para reducir
costos y elevar la confiabilidad del sistema. Así
mismo, se diseñó el sistema de control híbrido,
de manera que pudiera comandar al circuito
CFP para tener un factor de potencia alto y
además regular el voltaje aplicado al inversor de
polaridad, así mismo, que fuera capaz de
comandar al circuito de respaldo para generar a
la entrada del inversor de polaridad una señal
senoidal rectificada para obtener el voltaje de
salida deseado.
C).- Simulación del sistema. El SAI se simuló
utilizando el sistema MicroSim DesignLab Rel.
8, el cual permitió simular tanto de manera
separada las etapas de potencia y control, como
de manera conjunta, Esta simulación permitió
analizar diferentes opciones de control, así
como las características de entrada y salida del
SAI ante perturbaciones en la entrada o en la
salida.
O).-Implementación física del prototipo. Con
los resultados obtenidos en las etapas
anteriores, se procedió a implementar un
prototipo físico con una potencia de salida de
200 VA con el objeto de validar los resultados
obtenidos en la simulación, sometiendo al
prototipo a diferentes condiciones de trabajo.
E).- Análisis comparativo de resultados. Con
base en los resultados obtenidos en C) Y en D) se
procedió a realizar una comparación Con
resultados obtenidos en otros esquemas
propuestos.
1.4.
BlBLlOGRAFlCA
DiSENO
DEL SAI
SIMULAClON
DEL SAI
IMPLEMENTACION
$1
REPORTE
Fig. 9.Diagrama de desarrollo del nueuo SAI
propuesto como solución.
Plan de exposición
El trabajo desarrollado en esta tesis será presentado en 5 capítulos, el presente capítulo sirve
como introducción a la tesis y a sus alcances dejando claro que existe todavía lugar para continuar la
investigación sobre el tema.
En el desarrollo del capítulo 2 se presenta una revisión del estado del arte sobre SAI, así como el
esquema de SAI propuesto y la explicación de su operación básica.
13.
Capítulo 1
INTRODUCCION
En el capítulo 3, se presenta el esquema de SAI desarrollado, sus modos de funcionamiento, los
pasos de diseño de cada una de las etapas y de la estructura magnética. La simulación de cada una de las
etapas y modos de operación en lazo cerrado. Por Último se muestran los resultados experimentales
obtenidos y un análisis comparativo con los resultados de simulación.
El capítulo 4 muestra las conclusiones generales y particulares de esta tesis. Por último, en el
capítulo 5 se muestra un listado de bibliografía general, y programas de MATLAB utilizados.
1.5. Alcances y limitaciones
Los alcances de la presente tesis pueden resumirse en los siguientes:
A).- Desarrollo de una nueva topología de SAI que presente buenas prestaciones y una
respuesta dinámica aceptable debida a la eliminación del elemento de almacenamiento
en el bus de CD.
B),-Desarrollo de un control híbrido para SAI capaz de controlar la etapa de CFP, la etapa de
respaldo y el inversor de polaridad.
C).- Servir de base para buscar otros esquemas para SAI en línea de mayor potencia, así
como de otros esquemas de control analógico y digital.
1.6. Referencias
[I] D. C. Griffith, “Uninterruptible Power Supplies: Power Conditioners For Critical
Equipment”,Ed. Marcel Dekker Inc. Edición 1989, ISBN 0-8247-8076-0, p. 3
[21 V. Cárdenas, et al. “Calidad Y Uso Eficiente De La Energia Electrica”, l e r Seminario de
Electrónica del cenidet (Curso Tutorial), Cuernavaca Morelos, 5-7 Agosto 1998, p. 6
[31V. Cárdenas, “CorrientesArmonicas Y La Calidad De La Energia Electrica En La Industria
Nacional. Problematica Y Soluciones”, 2do Seminario de Electrónica del cenidet, Cuernavaca
Morelos, 1-3 Diciembre 1999, p. 41
[41 M. Gracida Aguirre, “Registrador Electronic0 De Disturbios En Lineas Electricas
Residenciales”,Tesis de Maestría, cenidet, Cuernavaca Morelos, Mayo 1996, pp. 1-1a 1-4
[51 V. Cárdenas, et al. “Calidad En La Potencia Electrica (power Quality): Eliminacion De
Armonicos De Corriente Mediante Filtros Activos”, ler Seminario de Electrónica del cenidet,
Cuernavaca Morelos, 5-7 Agosto 1998, pp. 65-67
[6] R.Echavarría, et al. “ReguladoresDe Tension De Ca”, l e r Seminario de Electrónica del cenidet,
Cuernavaca Morelos, 5-7 Agosto 1998, pp. 19-21
171 D. Abud, H. Calleja, “Topicos Selectos En Electronica De Potencia”, IEEE CIEP’93 Curso
Tutorial, Cuernavaca Morelos, Agosto 1993, pp. 3-1 a 3-8
[SI V. Cárdenas, et al. “Calidad Y Uso
...”,pp. 7-15
[91 Ibídem, p. 2
[lo] D.C. Griffith, “Uninterrnptible ...”,pp. 12-23
[ l l l Ibídem, p. 23
14.
Capítulo 1
INTRODUCCION
I121 J. P. Beaudet, et al, “UPS Topologies And Standars”,
http://www.mgeups~com/techinfo/techpap/pd~O248e.pdf,
p. 3
MGE
UPS
Systems,
U31 D.C. Griffith, “Unintermptible ...”, pp. 25-26
[141 Ibídem, pp. 23-25
I151 J. P. Beaudet, et al, “UPS
...”,p. 2
[161 Ibídem, pp. 5-6
[I71 Ibídem, pp. 6-7
[18] Ibídem, pp. 7-8
[19] Ibídem, pp. 6-8
I201 W. H. Hayt Jr., J. E. Kemerly, “Analisis De Circuitos En Ingenieria”, Ed. McGraw Hill, 2da
edición 1975, ISBN 968-451-232-5, p.262
i211 V. Cárdenas, “Corrientes Armonicas...”, p. 43
I221 M. H. Fiashid, “Electrónica De Potencia, Circuitos, Dispositivos
Prentince Hall, 2da Edición 1995, ISBN 968-880-586-6,p.54
[231
J.P. Beaudet,
et al, “UPS
Y Aplicaciones”, Ed,
...”,p. 4
I241 IEC, “IEC 62040-3 Uninterruptible Power Systems (UPS) Part 3: Method Of Specifying
The Performance And Test Requirements”, ed. IEC, revision 1.0 1999, pp. 57-79
[251 Ibídem, pp. 79-121
[26] A. Moriyama, et al, “Sinusoidal Voltage Control Of A Single Phase Unintermptible Power
Supply By A High Gain PI Circuit”, IEEE IECON 98 (24th Annual Conference of the IEEE
Industrial Electronics Society),Aachen Alemania, Septiembre 1998, pp. 574-579
[271 D.C. Griffith, “Unintermptible
...”,p.23
[281 J. P. Cun, et al, “increasing UPS Battery Life, Main Failure Modes, Charging And
Monitoring Solutions”,IEEE INTELEC’97, Melbourne Australia, Octubre 1997, pp. 389
[29] D.C. Griffith, “Unintermptible ...”, p. 313
[301 Idem.
[311 Ibídem, p. 315
[321 ibídem, p. 318
I331 J.P. Cun, “Increasing
...”,p. 391
[341 Idem.
[351 Idem.
15.
Capítulo 2
ESTADO DEL ARTE
Capítulo 2
Estado del Arte
2. ESTADO DEL ARTE
2.1 Revisión del estado del arte.
Existen varias soluciones para la implementación de un SAI de doble conversión, a continuación
se analizarán algunas de estas propuestas y al final se planteará una nueva solución que busque mejorar
los inconvenientes de las otras soluciones.
Para comenzar se analizará el inversor para SAI propuesto por M. Huang [U,este convertidor
para la etapa final de un SAI es interesante, dado que presenta un número reducido de interruptores
controlados, un esquema de control sencillo y de buena dinámica, sin embargo, para lograr integrar el
sistema completo faltan las etapas de CFP y carga de baterías del esquema tradicional de SAI “en línea”
(figura 10).
Fig. 10.- Diagrama del inuersorpara SAIpropuesto en [ll.
Aunque el esquema presenta una eficiencia reportada de 86.9% con una potencia de salida de
250W [2J,
se piensa que no es la solución adecuada para la implementación de un SAI con CFP de altas
16.
Capítulo 2
ESTADO DEL ARTE
prestaciones y bajo costo, a menos que se pudiera encontrar una manera sencilla de conjuntar el circuito
de CFP y el cargador de baterías a este inversor.
En [31 Morrison propone un esquema de SAI en el cual el banco de baterías se encuentra aislado
del bus de CD por medio de un transformador de alta frecuencia manejado, por un lado, por un circuito
medio puente y, por el otro, por un puente completo. El flujo de corriente en este arredo es bidireccinnal.
u
de manera que se permite la cargay descarga de las baterías de acuerdo a las necesidades de la carga y d l
la propia batería.
~
El circuito se muestra a continuación, para simplificar; no se muestran los filtros de entrada y de
salida del SAI, y el interruptor estático usado para conectar la carga a la línea cuando se realizan labores
de mantenimiento.
ZSBBDAB
+vb
-vb
Fig. 11.- Diagrama simplificado del SAlpropuesto en [31.
La parte central de este esquema está basada en el uso de un convertidor reductor-elevador de
dos interruptores para la corrección del factor de potencia, integrada con un puente activo dual
bidireccional (de ahí su nombre en inglés de ‘Two Switch Buck Boost Dual Active Bridge’ o ZSBBDAB por
sus siglas).
Este arreglo aísla en alta frecuencia al arreglo de baterías de la línea de entrada y de la carga a
alimentar, sin embargo, no presenta aislamiento entre la carga y la línea de entrada.
El inversor proporciona una forma de onda trapezoidal, la cual es adecuada para alimentar a una
PC, sin embargo, puede ser inapropiada para otro tipo de cargas.
17.
Capítulo 2
ESTADO DEL ARTE
En este esquema se tienen tres lazos de control [41: uno para el CFP, otro para el inversor, y un
tercero para el modo de respaldo, además se reporta una eficiencia del 89.5% cuando opera en modo de
respaldo con un voltaje de batería de 22V [51, por lo que se puede suponer que en modo de operación
normal se tendrá una eficiencia aun menor, y la razón para esta baja eficiencia es el alto número de
interruptores controlados y diodos que componen al SAI, es por todo esto que tampoco este enfoque se
considera como una solución óptima.
El circuito de SAI propuesto en 161 está basado en un circuito de tres ramas, las ramas 1y 2 se
utilizan para implementar un convertidor CAKD de tipo PWM que proporcione un cierto nivel al bus de
CD, y también proporcione un factor de potencia elevado en la entrada. Las ramas 2 y 3 se usan para
implementar un inversor PWM. Las ramas 1 y 3 controlan el funcionamiento del convertidor y del
inversor respectivamente (figura 12).
+
vo
-
-
Fig. 12.-Diagrama del SAIpropuesto en [61.
A pesar de que este esquema presenta pocos interruptores controlados, regulación de voltaje y
frecuencia en la salida y un control simple, no presenta una buena opción para la utilización de banco de
baterías [71, dado que el bus de CD tiene un valor alto y no presenta aislamiento entre línea, carga y/o
baterías, razones por la que tampoco se considera adecuada esta solución.
El esquema de SAI propuesto en [81 (figura 13) consiste en una estructura de dos etapas, la
primera consta de un circuito cargador de batería integrado, basado en un convertidor tipo ‘flyback’
operado en modo de conducción discontinuo (MCD) propuesto en [91, en estas condiciones este
convertidor da de manera natural una CFP, proporciona un aislamiento galvánico hacia la segunda etapa
y tiene una estructura simple de tres interruptores controlados, los cuales se utilizan para controlar sus
tres modos de operación: modo normal, modo respaldo y modo cargador. AI utilizar un convertidor
‘flyback’ en MCD la topología está limitada a potencias menores a 500 W. Adicionalmente, el bus del
banco de baterías puede seleccionarse libremente, de tal manera que pueda adaptarse a cualquier
situación. Obviamente, al tener una tensión baja, las corrientes RMS y pico serían altas, y por lo tanto la
eficiencia tendería a disminuir.
La segunda etapa está formada por dos inversores tipo elevadores bidireccionales en corriente
con la carga conectada de manera diferencial entre ellos. En esta etapa se utiliza un control por modos
deslizantes, lo cual le da excelente dinámica al sistema [lo]. La frecuencia de conmutación es
relativamente alta (30 H z ) , lo que lleva a tener pérdidas en conmutación que deben ser consideradas.
18.
Capítulo 2
ESTADO DEL ARTE
FIIiTRO EM1
....
............
+"u<
.-
ELEVADOR
..........................................INVERSORES
............Tw
.....
.
.... ...........................
.........................
I
TABLA 2.- Comparación de los esquemas revisados y el esquema propuesto,
PROPUESTA
CFP
M. Huang, et ai 111
NO
R. Morrison, et al [31
T. Uematsu, e t ai [61
I
N. Vázquez, et ai 181
J. Hoyo
I
CARGADOR DE
BATERIAS
NO
SI
I
I
I
EFICIILCIA
GRADO DE
COMPLEJIDAD
AISLAMIENTO
MEDIA
BAJO
BATERIA CARGA
BAJA
ALTO
LINEA BATERIACARGA
INVERSOR
SI
BAJO
SI
BAJO
SI
I
ALTA
BAJO
BATERIACARGA -
LINEA BATERIA CARGA
19.
Capítulo 2
ESTADO DEL ARTE
2.2. Esquema de SA1 de doble conversión propuesto.
Si se analiza la etapa de entrada del SAI de la figura 13, se puede observar que la salida del CFP
incluye un filtro sintonizado a baja frecuencia (120 Hz),y esto es necesario debido a que lasalida (tensión
en L3) es del tipo senoidal rectificado. Si se aprovecha esta característica, es posible eliminar la etapa de
filtrado y como resultado se obtendría una tensión unipolar senoidal. Con esto, el inversor podría ser del
tipo denominado de ‘polaridad’.La frecuencia de operación sería de 120 Hz con conmutación a tensión
cero. Por lo tanto, la eficiencia del inversor se vería significativamente incrementada, y con esto la del
sistema.
+
Vil
Fig. 14.-Diagrama del nueuo SAIpropuesto como solución,
20.
Capítulo 2
ESTADO DEL ARTE
Con lo mencionado anteriormente, un esquema más atractivo que el propuesto en [81, Sería el que
se propone, el cual resulta de combinar la etapa de entrada propuesta en [9], sólo eliminando el filtro de
salida y colocando un inversor de polaridad como etapa de salida. La topología del convertidor
seleccionado para la implementación es la llamada directa (‘forward’en inglés) mostrada en la figura 15,
de manera que la tarea de regular el voltaje de salida cuando se trabaja en los modos de operación normal
y de carga recae en el control del convertidor. En el modo de operación de energía almacenada se debe
controlar QZ para que genere sobre L3 un voltaje senoidal rectificado; una opción para implementar este
control es el uso de un sistema digital que permita la generación del voltaje senoidal rectificado y además
pueda mantener una sincronía con la seíial de voltaje de línea para evitar deformaciones o transitorios en
el voltaje de salida ante fallas en el suministro de energía eléctrica.
A continuación se explican los tres modos de operación del SAI propuesto. Las simulaciones que
acompañan a las explicaciones se realizaron utilizando como valores nominales de 80 Vrms tanto para el
voltaje de entrada como el de salida. Esta decisión se justificará en el capítulo 3.
2.2.1. Modo de Operación Normal.
Este modo de operación ocurre mientras el voltaje de la red de alimentación se encuentra dentro
de los límites de operación permitidos para el SAI. En este caso, QZ y Q3 se mantienen en corte. El
circuito resultante (figura 15) es el bien conocido convertidor directo formado por L1, Ql,el filtro de
entraday el puente de diodos. La transferencia de energía es controlada por Ql por medio de un patrón de
modulación de ancho de pulso (PWM,por sus siglas en inglés) para obtener tanto un alto factor de
potencia como una rápida regulación del voltaje de salida,
El voltaje de salida del convertidor es una réplica del de entrada, esto es, una señal senoidal
rectificada troceada a la frecuencia deconmutación. Para obtener la onda original se requiere de un filtro,
el cual elimine las componentes de alta frecuencia (figura 16).
Fig. 15.- Circuito equivalente del SAI operando en modo normal.
21.
Capítulo 2
ESTADO DEL ARTE
.
.
.
.
.
.
.
.
Fig. 16.- Formas de onda de voltaje y corriente en el SAI operando en modo normal, a) en la entrada al
SAI, b) en el bus de CD.
2.2.2. Modo de operación cargador de batería.
Este modo de operación se activa cuando el control detecta que la batería necesita ser cargada,
entonces Q2 se pone en operación, de manera que el convertidor directo que se tenía en el modo de
operación normal se modifica con la inclusión de una segunda salida, la cual alimenta a la batería (figura
17). Hay por lo tanto, un incremento en la corriente que circula por Q l debida a la carga pulsante de la
Fig. 17.- Circuito equiualente del SAI operando en modo cargador de batería
77
Capítulo 2
ESTADO DEL ARTE
,
280"-
.P"O".
*.a,..................
I
SEL>>I
.li.
.L...
B
/-----.,
............................................................................
' ,
k
.
.....
I--
.
>>Y#'
/'
L-1
........................................................................................................
D(lni.in2l P
l I -I(Vl)
(b)
~1
7
.
2.2.3 Modo de operación de energía almacenada.
Cuando existe una falla en la red de alimentación, el SAI entra en modo de operación de energía
almacenada. En este modo de operación tanto Ql como Q 2 se apagan y Q 3 controla el flujo de energía
hacia la carga. El circuito resultante es un convertidor directo (figura 19) operando con un patrón PWM
Fig. 19.- Circuito equivalente del SAI operando en modo de energia almacenada.
23.
Capítulo 2
ESTADO DEL ARTE
senoidal para mantener un voltaje senoidal rectificado en el bus de CD. El control del convertidor debe
mantener sincronía con el voltaje de la red de alimentación para reducir la distorsión en el voltaje de
salida del SAI debida al cambio de modo de operación.(figura 20)
..,$W
..,.,. .......................
......................................................................................................................
..............
.....
.
B.rm-
1 2
.
~
1ow-
5W-
OU -
Fi 30.-Fo
2.2.4. Inversor de polaridad.
Como se mencionó anteriormente, el SAI propuesto cuenta con un inversor de polaridad. Dado
que el voltaje de entrada a este inversor es una forma de onda senoidal rectificada, solo es necesario
cambiar la polaridad de uno de sus semiciclos.Por otra parte, como el voltaje de entrada al inversor llega a
cero al final de cada semiciclo, el inversor de polaridad puede ser operado en conmutación a voltaje cero y
'
_
_
_
_
_
_
_
_
-
_
_
_
-
-
-
d
Fig. 21.- Circuito esquemático del inuersor de polaridad.
24.
Capítulo 2
ESTADO DEL ARTE
virtualmente eliminar las pérdidas por conmutación. El resultado de esta operación es una alta eficiencia.
La operación del inversor de polaridad no es afectada por ninguno de los modos de operación descritos
anteriormente ni tampoco por variaciones de carga. La regulación del voltaje de salida se obtiene
controlando los transistores Q l y Q3 de la etapa anterior.
Fig. 22.- Formas de onda de corriente y voltaje del inversor de polaridad, a) entrada al inversor, b) salida del inversor.
2.3 Resumen.
En este capítulo se presentaron varios esquemas propuestos en la literatura para SAI’s,cada uno
de ellos con ventajas y desventajas, y en algunos de los casos no presentando solución para todos los
modos de operación del SAI.
Del estudio de estos esquemas nace el esquema de SAI propuesto para esta tesis. El esquema
propuesto es sencillo, basado en un convertidor directo de un solo transistor y con una estructura
magnética que proporciona aislamiento entre la red de alimentación, la carga y la batería.
Los diferentes modos de operación del esquema propuesto son abordados y se muestran
simulaciones que apoyan dichas explicaciones.
En el siguiente capítulo se presenta tanto el diseño del SAI,como de las pruebas realizadas, los
resultados obtenidos en simulación y de manera experimental, y por último, se hace un análisis
comparativo de los resultados obtenidos.
25.
Capítulo 2
ESTADO DEL ARTE
2.4 Referencias
[l] M. Huang, et al “Novel Current Mode Bi-Directional High-Frecwncy Link Dclac Converter
For UPS” IEEE PESC’98, Fukuoka, Japón, Mayo 1998, pp. 1867-1869
[23 Ibídem p. 1870
[3] R. Morrison, M. Egan “ANew Sigle Transformer, Power Factor Corrected UPS Design’’ IEEE
Applied Power Electronics Conference (APEC) 1998, Anaheim, E.U., febrero de 1998, p. 237-238
[41 Ibídem pp. 239-240
[51 Ibídem p. 243
[61 T. Uematsu, et al. “A Study
...”,pp. 1872-1873
[71 Ibídem p. 1876
[al N. Vázquez, et ai, ‘;Q DifferentApproach To Build An Uninterrumpibk Power Supply System
WithPower Factor Correction”,IEEE CIEP’98, Morelia Michoacán, México, Octubre 98, p. 120-122
[91 Carlos Aguilar Castillo, “Topologias Integradas De Cargadores / Descargadores De Baterias
Con CFP Para Sistemas De Alimentacion Distribuidos”, Tesis de Doctorado, Centro Nacional de
Investigación y Desarrollo Tecnológico (CENIDET), Cuernavaca Morelos, México, octubre. 1998, pp.
11-20
[lo] N. Vázquez, et al, “ ADifferent
...”,p. 122
26.
Capítulo 3
DESARROLLO DEL PROTOTIPO
Capítulo 3
Desarrollo del prototipo
3. DESARROLLO DEL PROTOTIPO
El desarrollo del prototipo se dividió en tres etapas principales: diseño de la etapa de potencia,
simulación del sistema, e implementación física. Cada una de estas etapas a su vez se subdividió para
facilitar su desarrollo.
El prototipo se desarrolló en base a las siguientes especificaciones:
Voltaje de entrada nominal
: 80 Vrms -t
10%
Voltaje de salida nominal
: 80 Vrms I 3%
Potencia de salida
: 200 VA
Frecuencia de conmutación
: 100 kHz
Ciclo de trabajo máximo
: 0.78
La selección de los valores nominales de voltaje para entrada y salida, y el ciclo de trabajo
máximo, se fijaron para probar el esquema propuesto, tomando en cuenta el voltaje aplicado al transistor
principal Qldurante el tiempo en que está apagado, de manera que este no excediera.los 500V. Este
límite es necesario ya que no se contó con transistores que soportaran una mayor tensión. A continuación
se detalla el procedimiento de diseño.
3.1. Diseño del esquema de potencia
El esquema de potencia propuesto en la sección 2.2 se muestra a continuación en la figura 23.
Como se puede ver, este está compuesto por tres secciones: corrector de factor de potencia,
cargadoddescargador de batería e inversor de polaridad. Hay que resaltar que uno de los elementos más
importantes del esquema es el transformador de alta frecuencia dado que influye en el ciclo de trabajo
máximo, uso del núcleo magnético, voltaje aplicado ai interruptor principal, entre otros.
.
z7.
Capítulo 3
DESARROLLO DEL PROTOTIPO
I
-.
-
_,-
.-
---
-
Fig. 23.- Esquema de potencia propuesto para el SAI.
3.1.1. Transformador de alta frecuencia
Para encontrar la relación de vueltas del transformador se utilizó la ecuación del voltaje de salida
para un convertidor directo (‘forward’ por su nombre en inglés):
Donde
Vo, es el voltaje de salida,
V,,es el voltaje de entrada,
d, es el ciclo de trabajo, y
N, es la relación de vueltas
Despejando N de (3.1)se tiene:
Para encontrar el valor de N se toman los valores máximos de Vo y d, y el mínimo de Vi, con lo que
la ecuación (3.2) se convierte en:
28.
Capítulo 3
DESARROLLO DEL PROTOTIPO
(3.3)
MIN=
824u
=L467
72 ux 0.78
Para compensar las caídas de voltaje en los dispositivos semiconductores del convertidor, el valor
seleccionado de N será un 20% mayor al valor encontrado, de manera que:
N
= 1.7604
Y dado
N =-N ,
(3.4)
N,
Donde
Ns, es el número de vueltas del devanado secundario, y
Np, es el número de vueltas del devanado primario
Es necesario fijar el valor de uno de estos devanados, en este caso encontraremos el valor de Np
utilizando la ecuación sugerida en [l]:
(3.5)
Donde
Vpnom, es el voltaje pico nominal del devanado primario,
f, es la frecuencia de conmutación,
b,, es el flujo magnético máximo,
Ac, es el área efectiva del núcleo.
El núcleo propuesto para la construcción del transformador fue un EC70 de material 3C85, el
cual tiene un valor de Ac de 2.79 cm2, y una
de 330G
v,,,,
=v,m,?,
.1.4142
v,, =113.13
(3.6)
u
113.13~~10~
-59.63vueltas
NP=4x100kHzx170f3x 279cma redondeando Np = 60 vueltas
Con los valores encontrados de N y Np podemos despejar Ns de (3.4)
N,=N.N ,
(3.7)
N,=1.7604 x 60uueltas=106.624vueltas
29.
Capítulo 3
DESARROLLO DEL PROTOTIPO
redondeando Ns = 106 vueltas
Para evitar el efecto de la saturación magnética es necesario un devanado de desmagnetización,
en [2] se proponen varias relaciones de vueltas entre este devanado y el devanado primario para varios
valores de ciclo de trabajo, para el ciclo de trabajo máximo que se seleccionó se propone un vaior mínimo
de 3 para esta relación.
Np
NT -
(3.8)
->3
Se fija esta relación en 3.75 y de (3.8) se despeja NT:
Np
NT=E
(3.9)
Por otra parte, se necesita un devanado adicional para proporcionar un camino para el flujo de
corriente para cargar y descargar la batería con que cuenta el sistema. El voltaje nominal de la batería es
de 48 Vcd, y el ciclo de trabajo máximo que se quiere es de 0.5, de manera que utilizando nuevamente la
ecuación (3.3) con Vimin de 40V se tiene
82.4ux1.4142
=3.56
40 ux 0.80
Nmi.=
Para compensar las caídas de voltaje en los dispositivos semiconductores del convertidor, el valor
seleccionado de N será un 20% mayor ai valor encontrado, de manera que:
N = 4.24
Y dado que
N
=-
Ns
N p B
(3.10)
Donde
NpB,es el número de vueltas del devanado del cargador/descargador de baterías
(3.11)
N,=
106uueltas
=25uueltas
4.25
Para determinar el calibre de los devanados primario, secundario, de desmagnetización y del
cargadorldescargador de baterías es necesario determinar cual es la corriente máxima en cada devanado.
Con estos valores y usando la tabla de calibres AWG se puede seleccionar el calibre adecuado.
Si se supone una eficiencia del sistema del 80% se puede encontrar la corriente de entrada
máxima cuando se tiene un voltaje de entrada mínimo usando:
30.
Capítulo 3
DESARROLLO DEL PROTOTIPO
p =-PO
(3.12)
P,=V,,;*.I,,,
(3.13)
"1
Y
(3.14)
2OOVA
= 0.80x 72"
II,,=3.47A
Revisando la tabla AWG se encuentra que un alambre calibre 18 puede manejar esta corriente en
una superficie de 1624.3 circular mils, pero dado que la frecuencia de operación es de 100 kHz, es
necesario reducir el efecto piel, para lo cual se utilizaron 40 hilos de alambre AWG 33 para tener la misma
superficie de conducción.
Este procedimiento se repite para el devanado secundario.
Po=vO,,".I O m i "
Po
I"--'Vo_
Io,,=,
(3.15)
(3.16)
200 VA
Revisando la tabla AWG se encuentra que un alambre calibre 19puede manejar esta corriente en
una superficie de 1288.1 circular mils, usando el mismo criterio anterior para reducir el efecto piel, se
utilizaron 40 hilos de alambre AWG 33 para tener una mayor superficie de conducción.
El devanado del cargador/descargador de batería es el que conduce la mayor cantidad de corriente
debido al bajo nivel de voltaje de la batería (voltaje mínimo de 40 V).
p
BAT
Po
=-
i1
(3.17)
31.
Capitulo 3
DESARROLLO DEL PROTOTIPO
(3.19)
Para esta corriente es necesario un alambre AWG 15, el cual se implementa con 65 hilos de
alambre AWG 33.
Por último, para el devanado de desmagnetización se devana con 40 hilos de alambre AWG 33,
aunque por el no circula la misma corriente rms que por el devanado primario, sus valores pico son
similares y para reducir las pérdidas por cobre se opta por esta solución.
3.1.2. Corrector del factor de potencia
Para la etapa de corrección del factor de potencia se seleccionó una topología directa (‘forward’ en
inglés), la cual, aunque esta función tradicionalmente no es una de las aplicaciones comunes de esta
topología. La justificación de esta selección se desarrolla a continuación y donde se considera que el
capacitor de salida de la topología es lo suficientemente pequeño para no almacenar energía.
Dl
N
U
Lfo
uno-
22
DUt
O2
Rload
Fig. 24.- Dmgruma esquemákco de un conuerbdor &recto.
Se define
Vin, voltaje de entrada de tipo senoidal rectificado,
Vuno, voltaje aplicado al filtro de salida de tipo troceado,
Vout, voltaje de salida,
11, corriente en el inductor Lfo,
12, corriente en el capacitor Cfo,
A H , rizo de corriente en Lfo
d, ciclo de trabajo.
32.
Capítulo 3
DESARROLLO DEL PROTOTIPO
El interruptor CW tiene dos periodos de operación, el primer período, t,, ocurre cuando SW se
cierrav
un flujo de corriente a través de él. El segundo período, t,, ocurre cuando SW se abre ye1
" se eenera
flujo de corriente se interrumpe
~~~
~
Analizando los flujos de corriente y los niveles de voltaje en el convertidor durante ti tenemos:
Vcro=Va,
(3.20)
v, =vuNo-vow
(3.21)
Vuo=Lro.
I I b t,
-Il"
(3.22)
(3.23)
(3.24)
Durante t2 se tiene que:
v, =v,
Vw=VouT
(3.25)
(3.26)
(3.27)
(3.28)
(3.29)
(3.30)
(3.31)
(3.32)
(3.33)
d =tlr
(3.34)
(3.35)
33.
Capítulo 3
DESARROLLO DEL PROTOTIPO
El valor de Vuno depende de la relación de transformación existente entre L1 y
(3.36)
vüNO=vlN'
Sustituyendo (3.36) en (3.35) se tiene la expresión completa del voltaje de salida para un
convertidor tipo directo.
(3.37)
De manera que si se mantiene constante el ciclo de trabajo tomando en cuenta la forma senoidal
rectificada del voltaje de entrada, la forma del voltaje de salida debe ser de esa misma forma Y cuya
amplitud dependerá de los valores de N y d.
Para asegurar esto, es necesario diseñar el filtro de salida de manera que solo elimine las señales
de alta frecuencia debidas a la conmutación del interruptor SW.
La ecuación de la impedancia del filtro incluyendo la carga en función de la frecuencia es:
(3.38)
Para que Z tienda a ser de tipo resistiva es necesario satisfacer dos condiciones en (3.38):
1
I
1 ) s .C to.R m «1
(3.39)
2))s2.Llo.C~.R,~~+
<<s Rld
.L~l
(3.40)
Tomando un caso extremo, cuando la frecuencia del voltaje de entrada es 130 Hz (el doble de la
máxima frecuencia esperada en red: 65 Hz), podemos determinar los valores de C,y Lro despejando de
(3.39)y (3.40) respectivamente. Los valores de Rload a utilizar son de 13 k R y 32 R (estos valores
representan los valores de resistencia que se encontraran al operar en vacío y a plena carga lineal), para
encontrar los valores mínimos que satisfagan estas desigualdades,
s=2xx rad x 130 Hz x j
I (2xn r ~ d x l 3 0 H z x j.13hQl<<l
)~~~~
c,<<9 4 n f
1 (2xx rad
x 130 Hz x j
).
c,.32R 1<<1
c,o<< 38 Pf
Para Cfo se selecciona un valor menor al menor encontrado en las ecuaciones anteriores, de ahí
se selecciona un valor de 22 nf.
l(2xn r ~ d x l 3 0 H z x j ) ~ . L , ~ . 2 2 ~ f . 3 2 R +r(a2dxxal 3 O H z x j ) - L , ~<< 13hR
L, <<15.49H
34.
Capítulo 3
DESARROLLO DEL PROTOTIPO
L, <<39.1mH
Para fijar el valor de Lfo se utiliza el límite menor encontrado en las ecuaciones anteriores en
conjunción con la frecuencia de corte del filtro:
(3.41)
Si la frecuencia de corte se fija a un décimo de la frecuencia de conmutación, y despejando Lfo de
(3.41) se tiene:
Li*=
1
(2.".fc)
2
(3.42)
.Cf0
L, =1.15mH
Los valores seleccionados de Cfo y Lfo cumplen de manera satisfactoria con las ecuaciones (3.39)
y (3.40) de manera que la impedancia reflejada hacia la entrada del convertidor es de tipo resistiva,
cuando la carga es de tipo resistivo, de manera que se obtiene una corrección del factor de potencia de
manera natural.
3.1.3. Circuito de carga y descarga de batería
El circuito cargadoridescargador de baterías se aisló magnéticamente de manera similar a la
propuesta en [3]. El circuito utilizado es un convertidor directo con interruptores bidireccionales en
corriente, de manera que se puede controlar tanto el proceso de carga de la batería por medio de Q2, como
el de descarga con 63. Para el proceso de carga de batería el patrón de conmutación de Q2 necesario para
reducir la distorsión en los cruces de cero del voltaje de entraday la distorsión por el aumento de carga, es
el siguiente: Q2 se accionará una vez que el voltaje de entrada sea mayor 1.5 veces el voltaje de la batería,
esto para asegurar el flujo de corriente de carga, además, y la relación de pulsos entre Q l y Q2 seguirá
siendo de 4:l para reducir el efecto de distorsión en la corriente de entrada que el aumento de corriente
por Q l puede introducir.
Para operar como descargador de batería se controla el ciclo de trabajo de Q3, de tal forma que
tanto Q2 como D2 permanecen apagados. El ciclo de trabajo de Q3 debe tener una evolución senoidal para
generar un voltaje senoidal rectificado en el bus de CD.
3.1.4. Circuito inversor de polaridad
El circuito inversor de polaridad está formado por un inversor tipo puente completo. Sin
embargo, dado que el voltaje de entrada a este inversor es una onda senoidal rectificada, solo es necesario
cambiar la polaridad de uno de los semiciclos. Por otra parte, ya que el voltaje de entrada ai inversor llega
a cero al final de cada semiciclo, el inversor de polaridad puede operarse en conmutación a voltaje cero y
eliminar virtualmente las pérdidas por conmutación. El resultado de esta operación es una alta eficiencia.
La operación de este inversor no es afectada por la operación de las etapas de corrección de factor de
potencia y del cargador/descargador de batería o por las variaciones de carga.
35.
Capítulo 3
DESARROLLO DEL PROTOTIPO
I
I
I
I
I
I
II
[
Q5
1
Q4
lk
+
1
%
vo
ZL
1
-
Q7
li
l
-
’
I
I
- vbus +
I M
-
o
li
i
-
Q6
1~
-
I
I
I
I
36.
Capítulo 3
DESARROLLO DEL PROTOTIPO
3.1.5 Circuito de generación de referencia y control.
Dado que la entrada del inversor de polaridad no es un nivel de corriente directa constante, y que
el voltaje de salida deseado es una señal senoidal, el circuito de control necesita una señal de referencia de
tipo senoidal de baja distorsión armónica y que se encuentre en sincronía con la frecuencia de red.
El diagrama a bloques simplificado de este circuito se muestra en la figura 27.
DE SENAL
SENOIDAL
Fig. 27.- Diagrama de bloques del circuito de generación de referencia.
La etapa de amarre de fase (PLL, por sus siglas en inglés) se diseñó en base al circuito
integrado CD4046 para tener un amarre rápido y buena estabilidad usando las guías propuestas en I41
para un PLL típico.
El contador seleccionado es de 12 bits (O a 4095) para hacer la división de frecuencia.
Ser
-
Detector
de fase
Retroalimentación
-
T
> f,
Fig. 28.- Diagrama de bloques de u n circuito PLL tipico
Como primer paso se definen algunos de los parámetros de operación:
fief = 60 Hz,
N = 4096
Con estos datos se procedió a encontrar los valores de los componentes de configuración del VCO.
(3.43)
F , = 6 0 Hz x4096
F , = 245760 Hz
37.
Capítulo 3
DESARROLLO DEL PROTOTIPO
Con un voltaje de alimentación de 5 V, el rango para el voltaje de entrada al VCO es de 0.25 a 2.75
V para obtener una operación lineal.
El voltaje de entrada ai VCO para obtener una salida de frecuencia Fo está definido como:
(3.44)
vcoiN,~m=
2.75U - 0 . 2 5 ~
2
VCO~N,,,,= 1.25U
Tabla 3.- ( R l ) ( C a t ) us. Fo
3.0 k 2 R1 < 9.0k
30 < Cext 5 150
9 . l k S R 1 5 50 k
30 5 Cext < 150
50k < R 1 5 900k
30 5 Cext 5 150
De la tabla 3 se seleccionan los rangos de valores para R, y C,, del VCO:
50 kfl <R1<900 kn,y
30 pf 5 Cext 5 150 pf
de manera que
(3.45)
RC-
6.92
= 245760Hz
R,.c, = 28.1pis
Despejando Cext de (3.45)con los valores extremos de R1 y un valor intermedio:
e,=,- 28.1pS -563.15p f
38.
Capítulo 3
DESARROLLO DEL PROTOTIPO
28.1pis
-148pf
ClrxT=lgrjhñDe los resultados anteriores se pueden fijar los valores de R1 y Cext en los rangos de 190 kn a
900 kn, y de 31.28 pf a 148 pf, se selecciona un valor de 65 pfpara Cext con lo cual R1 tiene un valor de 433
kQ. Las frecuencias de salida mínima y máxima del VCO se obtienen de:
(3.46)
Para simplificar se supone el valor de & como infinito (& se muestra en la figura 30 y aparece
como M4),el valor de Iconst se toma de la tabla 1 de la nota de aplicación AN1410 [3].
(undershoot en inglés) se obtiene de:
El voltaje de bajo tiro V,
VUNDER
mV
='T'(cEx
-cEx
mi")
[):304
(3.47)
x 31
F 0 ~ ' . = 2 x 6 5 p ~ x ( 5 u + 3 x 0 . 2 1 0 u=73364
)
HZ
( z E ) x 3 1
F,,,=
=807 004 Hz
2~65pfx(5~+3~0.210~)
El rango de frecuencia de salida del VCO se encuentra entonces de 73364 Hz hasta 807004 Hz,
estos valores se utilizan para el ajuste en el prototipo.
El factor de ganancia del VCO se obtiene de:
(3.48)
kv'
807 004Hz-7336OH~
=
275 u - 0 . 2 5 ~
kvc0=293456Hz
V
A continuación se procedió a diseñar el filtro del lazo como el de la figura 29.
39.
Capítulo 3
DESARROLLO DEL PROTOTIPO
VCO,
Salida
detector
de fase
--
Fig. 29.- Filtro pasa bajos.
(3.49)
ircuito integrado, este se fijó en 5V para tener
Donde V,, es el voltaje .~.
alimentaci
compatibilidad con dispositivos de tipo TTL.
5v
V
k + =&4.n
rad
Los valores de frecuencia natural y factor de amortiguamiento del filtro se fijan en:
0, I = 20 Hz
6=0.4139
N = 4096
Se selecciona un valor inicial de C, = 0.22 uf para encontrar el valor de R,
+ R, de
(3.50)
2xnradx2934567
."
Ri+Rz=
(3.51)
R2=
2~0.4139
0'22vfx(2xn rad x 2 0 H z )
-
4096
2xn rad ~293456-
V
Rz=4700R
Y
40.
Capítulo 3
DESARROLLO DEL PROTOTIPO
Fig 30.-Diagrama esquemático del circuito PLL.
41.
Capítulo 3
DESARROLLO DEL PROTOTIPO
.
.
Fig. 31.- Diagrama esquemático del circuito generador de seriniI senoidal,
42.
Capítulo 3
DESARROLLO DEL PROTOTIPO
~
2
.
1
TU181
ci
15V
oa
2
-
I
111914
-12ry^ 2
U18
IOk
"6"
le
C d o de Gmml Pam UPS
Capítulo 3
DESARROLLO DEL PROTOTIPO
i
5
3
$
., j
7
.
. .. .
Fig. 34.- D i a g r a m esquemático del circuito de retroalimentación del voltaje de salida.
45.
Capítulo 3
DESARROLLO DEL PROTOTIPO
m i
I__.
La etapa de generación de la señal senoidal está formada por un contador de 12 bits controlado
la salida de VCO del pLL. una memoria EPROM con la tabla de valores digitalizados a 8 bits
.. . de una
senoidal, un convertidor tipo DAC de 8 bits y un filtro activo de Cuarto orden Para eliminar los
~~~~~~
~
~
ruidos en la señal de salida debidos al proceso de conversión digital a andógico. El diagrama esquemático
se muestra en las figuras 30,31 Y 32.
Para la generación del patrón de conmutación PWM (Pulse Width Modulation, por SUS siglas
en inglés) se utilizó el circuito integrado UC3826 de TI-UNITRODE, la configuración utilizada es una
variación del circuito presentado en la nota de aplicación del UC3524 [6] la selección de los valores de
la red del compensador se ralizó experimentalmente, tomando como base los valores de la hoja de datos
antes mencionada. Este circuito se utiliza tanto para la operación en modo normal como de energfa
almacenada. Los diagramas esquemáticos del generador PWM y del circuito de retroalimentación del
voltaje de salida se muestran en las figuras 33 y 34 respectivamente.
3.2. Diseño de pruebas
Para el diseño de las pruebas a las que se sometió el sistema, se utilizó como base las pruebas
especificadas en la norma IEC 62040-3 en su apartado 6.3.4,6.3.6,6.3.7y 6.3.8 [71.
La norma establece límites para el contenido armónico de voltaje tanto de entrada como de salida,
así como define el comportamiento permitido del sistema ante perturbaciones en la entrada o cambios en
la carga.
Tanto para el voltaje de entrada como de salida senoidal, en los llamados modos de operación
normal y de respaldo, se fija un valor máximo de 8%para la distorsión armónica total, y se limita el valor
de los armónicos individuales de acuerdo a la siguiente tabla@]:
TABLA 4.- Niveles de Compatibilidad p a r a Voltajes armónicos individuales en redes de
bajo voltaje (extraído de IEC 61000-2-2)
46.
Capítulo 3
DESARROLLO DEL PROTOTIPO
En caso de que el voltaje de salida exceda los límites anteriores en cualquiera de los modos de
operación y en caso de que la carga tolere tales formas de onda, se aplican los límites definidos en el
apartado 5.3.1.2 [9] para la siguiente forma de onda.
vp @.u.) 4
1.0
0.9
f
T
t
F
IEC 476199
Fig. 35.- Forma de onda de voltaje no senoidal permitida por la norma IEC 62040-3
Para esta forma de onda se permite un dv/dt 5 lOV/us, donde el dv es 0.9 Vp - 0.1 Vp, y dt es el
tiempo de subida entre estos dos niveles de voltaje. El valor de Vp se define como:
v,=v,,,,,.Jz
(3.52)
A continuación se detallan las pruebas especificadas en la norma aplicadas al sistema
3.2.1 Prueba de tolerancia en estado estacionario para el voltaje de entrada.
Esta prueba está definida en el apartado 6.3.2.1de la norma, y establece que con el SAI operando
en modo normal y la frecuencia de entrada en su valor nominal, el voltaje de entrada se fije en sus valores
mínimo, máximo y nominal, y se registre la variación en el voltaje de salida [lo], de manera adicional debe
verificarse que se cumplan con los límites de armónicos establecidos en la tabla 4.
3.2.2. Pruebas de las característicasde salida del SA1 en estado estacionario.
3.2.2.1. Modo de operación normal, sin carga.
Con el SA1 operando en modo normal sin cargay con el voltaje nominal aplicado a la entrada, se
mide el voltaje de salida y su contenido armónico (apartado 6.3.4.1)[ill.
3.2.2.2. Modo de operación normal, plena carga lineal.
Se conecta a la salida del SAi una carga lineal igual al 100%de su potencia de salida especificada.
En condiciones de estado estacionario, se mide el voltaje de salida y su contenido armónico (apartado
6.3.4.2)[121.
47.
Capítulo 3
DESARROLLO DEL PROTOTIPO
3.2.2.3. Modo de operación de energía almacenada, sin carga.
Con el SAI operando en modo de energía almacenada sin carga, se mide el voltaje de salida y SU
contenido armónico (apartado 6.3.4.3) [131.
3.2.2.4. Modo de operación de energía almacenada, plena carga lineal.
Se conecta a la salida del SA1 una carga lineal igual al 100%de su potencia de salida especificada.
En condiciones de estado estacionario al inicio del tiempo de descarga de la batería, se mide el voltaje de
salida y su contenido armónico (apartado 6.3.4.4) 1141.
3.2.3. Pruebas de las características de carga dinámica para el voltaje de
salida del SAI.
3.2.3.1. Escalones de carga - Carga lineal.
Con el SAI operando en modo normal y con el voltaje de entrada nominal, se conecta una carga
resistiva igual al 100%de la potencia activa de salida, compuesta por dos cargas: una igual al 20% y otra
del 80%.
En el punto de aplicación del escalón de carga cuando el voltaje de salida está en su valor pico,
debe capturarse la forma de onda del voltaje de salida para realizar un calculo del desempeño dinámico
del SAI.
i151.
El escalón de carga a estudiar es de 100 a 20% de la potencia de salida nominal (apartado 6.3.7.1)
3.2.4. Pruebas de las características de salida del SAT - Cargas no lineales de
referencia.
Para realizar las pruebas con carga no lineal, se utiliza el circuito especificado en el anexo E de la
norma IEC 62040-3 [161. Este circuito está compuesto por un puente de diodos cuya carga es un arreglo
capacitor resistencia, tal como se muestra en la figura 36.
IEC 508/99
Fig. 36.- Circuito de carga no lineal de referencia extraido de la norma IEC 62040-3
48.
Capítulo 3
DESARROLLO DEL PROTOTIPO
Donde
V, es el voltaje de salida nominal del SAI en valor rms,
f. es la frecuencia de salida en hertz,
Vc, es el voltaje rectificado,
S, es la potencia aparente a través de la carga no lineal con un factor de potencia de 0.7,
R1, es la resistencia de carga, la cual debe disipar un potencia activa igual al 66% de la potencia
aparente S,
Rs, es una resistencia serie, la cual debe disipar una potencia activa igual al 4% de la potencia
aparente S.
El voltaje de rizo presente en Vc se fija en 5%pico a pico.
De manera empírica el voltaje rectificado se define como:
Vc=1.22.V
(3.53)
Y los valores de las resistencias y el capacitor se calculan con:
(3.54)
(3.55)
(3.56)
Para el SA1 propuesto los valores para la carga no lineal de referencia son los siguientes:
V = 80 Vrms
f=6OHz
Vc = 97.6 V
Rs = 1.28 R
R1 = 72.1 R
C = 1733 pf
Este circuito es el utilizado para realizar las siguientes pruebas.
3.2.4.1. Distorsión de salida con carga no lineal de referencia. - Modo normal.
Con el SAI operando en modo normal, conectar una carga no lineal de referencia. En estado
estacionario, medir el voltaje de salida y su contenido armónico. Además, debe medirse el valor del voltaje
de CD en el capacitor de la carga no lineal para asegurar que esta dentro de los límites establecidos en el
anexo E de la norma (apartado 6.3.8.1)[171.
3.2.4.2. Distorsión de salida con carga no lineal de referencia. - Modo de energía
almacenada.
Con el SAI operando en modo de energía almacenada, conectar una carga no lineal de referencia.
En estado estacionario, medir el voltaje de saliday su contenido armónico. Además, debe medirse el valor
del voltaje de CD en el capacitor de la carga no lineal para asegurar que esta dentro de los límites
establecidos en el anexo E de la norma (apartado 6.3.8.2)[ N I .
49.
Capítulo 3
DESARROLLO DEL PROTOTIPO
3.2.4.3. Distorsión de salida con escalones de carga no lineal de referencia. - Modo
normal.
Para poder medir la distrosión en el voltaje de salida ante escalones de carga no lineal se requirre
que el SAI opere en modo normal y con el voltaje nominal aplicado a la entrada, y se conecte una carga no
lineal de referencia ajustada para obtener un 25%de la potencia de salida aparente.
En condiciones de estado estacionario debe aplicarse, cuando el voltaje de salida está en SU valor
pico, una carga no lineal adicional del 75 % de la potencia de salida aparente.
Al momento de la aplicación del escalón de carga, se mide la forma de onda del voltaje de salida
para medir su variación durante el transitorio.
En condiciones de estado estacionario, se elimina la carga no lineal del 75% en el punto en que el
voltaje de salida está en su valor pico, y se repite la medición del voltaje de salida para obtener su variación
durante el transitorio. (apartado 6.3.8.4) [191.
3.2.4.4. Distorsión de salida con escalones de carga no lineal de referencia. -Modo
energía almacenada.
La prueba anterior se repite en modo de energía almacenada (apartado 6.3.8.6) [201.
3.3. Simulación del sistema
El sistema de SAI propuesto se sometió a las pruebas descritas en la sección anterior utilizando el
simulador Microsim Design Lab Rel. 8.0.
En el menú de configuración para la simulación se utilizaron los siguientes parámetros:
Paso de impresión:
10 ns
Tiempo final:
35 ms
No encontrar la solución transitoria inicial
Habilitar análisis de Fourier.
60 Hz
Frecuencia central:
Número de armónicos: 50
Variables de salida:
V(ol,oZ), I(V1)
ITL4
40 a 600
3.3.1. Simulación usando MicroSim DesignLab Rei 8
3.3.1.1 SA1 en modo de operación normal, estado estacionario.
El SAI se simuló en modo de operación normal ante tres condiciones de carga diferentes: en vacío,
Plena carga lineal, Y plena carga no lineal, con el objeto de obtener resultados para las pruebas descritas
en las secciones 3.2.2.1,3.2.2.2y 3.2.4.1. Las simulaciones realizadas fueron de tipo paramétrico, con un
barrido del voltaje de entrada desde 72 Vrms hasta 88 Vrms con pasos de 4 Vrms.
50.
Capítulo 3
DESARROLLO DEL PROTOTIPO
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.......
..........
..
..................................
......................
......................................
de Entrnda
\\
i o "e
=nllaL1
-_
ss
_ilZ
m
___
~
" ' " i . O l >
m
.
ai
~
m
.
.
.
...,
.
.
.
/:I
íb)
.
5-l
"<O..OI>
Ir)
..--:
:.
,SI-
25.15
.o
.
.........
....
:
I
Tl"C
,
..................
__
~
:
!i
.....
15".
71."-
IC)
Fig. 37.- Resultados de simulación SAl en modo normal, formas de onda de voltaje y corriente de entrada y salida para operación sin carga, a) Vi = 72 Vrms, b) Vi = 80 Vrms, c) V i = 88 Vrms.
51.
Capítulo 3
DESARROLLO DEL PROTOTIPO
L~ distorsión armónica del voltaje de salida obtenida operando sin carga vana desde 9.63 hasta
13.36 %, y el factor de potencia varía desde 0.9323 hasta 0.9466.
......................
___
.
2.0".
___
................
.......
.......
...........................................................
(a)
..."-
=EL>>:
.PO"Y.
.
,...
I,
..............................................................................................................
I
m.....
Y < %
Rl
I<"<>
......I"=>
......
........
..................................................................................
L
V o l t r u e de Svlidll
...........................................................................................................
.
.
"
o
.
-............................................................................................................
~ ~ " w . ~ . ~ ~ ~ ~ ~ : ~ ~ ~ ~ . . ~ . : ~ ~ ~ ~ ~ ~ ~
>,
=
Cnrrlentu dn Srlidn
-7"-
i
.................................................................................
..
:I fi
'
Voltrúc d e Sdidn
ILL,,:
.'"'*
..............................................................................................................
nl
u1
................
~
.. . . . . . . .
9".
" < o l _ "1i>
m
1
-=
...
1D"%
15"-
...
11-_..~
....
szmv
,
s
...........
=s"-
.,.I
(C)
Fig. 38.- Resultados de simulación S A i en modo normal, formas de onda de voltaje y corriente de ent r a d a ~salidapara operación aplena carga lineal, a) Vi = 72 Vrms, b) Vi = 80 Vrms, c) V i = 88 Vrms.
52.
Capítulo 3
DESARROLLO DEL PROTOTIPO
del voltaje de salida obtenida operando a plena Carga lineal varia desde
L~ distorsión
3.44 hasta 4.07 %, y el factor de potenciavaría desde 0.9953 hasta 0.9955.
..
.
.
............................
-
....
.
...............................................
..................................
~
~
~do Enrrndu
.
~
i
!
j!
~
j!
if
~
i
.
2.0".
2
"...
:
............................................................................................................
O"
.
.
...........................................................................................................
rn
*.*Y.
I
m
Y<l"l.,"2>
~
os
ni
.
LIIC
YIol_Dz>[
I
I
.
IO
.I<"*>
1
T1-
(C)
Fig. 39.- Resultados de simulación SAI en modo normal, formas de onda de voltaje y corriente de entrada y salida para operación a plena carga no lineal, a) Vi = 72 Vrms, b) Vi = 80 Vrms, c) Vi = 88
53.
~
c
~
Capítulo 3
DESARROLLO DEL PROTOTIPO
La distorsión armónica del voltaje de salida obtenida operando a plena carga no lineal varia desde
6.80 hasta 7.18 %, y el factor de potencia varía desde 0.5981 hasta 0.6414.
3.3.1.2 SA1 en modo de operación de energía almacenada, estado estacionario.
El SAI se simuló en modo de operación de energía almacenada ante tres condiciones de carga
diferentes: en vacío, plena carga lineal, y plena carga no lineal, con el objeto de obtener resultados para las
pruebas descritas en las secciones 3.2.2.3,3.2.2.4y 3.2.4.2.Las simulaciones se realizaron con un voltaje
de batería de 48V.
,
8.(JIIT
50"
-
......................................i.......................................................................
i
VoltniedcRntcrin
.8.0.1
"Y
1 -
>> :
ZOI<IT
...........................................................................................................
m.....
""at m
n
............s.i.
.......................................................................................
I
0
I
Voltaic d e Sdidn
:
......
muo[Zi
5nr
. I D
. . . . . .,. . . . . . . . . . .
CurrienLe de Salida
..-..;
..........
.............. ..........
Bi
1
. <
'Corriente da Bntorío
20_,
...
1 *"5
>...:...-...........I
2-s
15RI
......................
-.%!?.
I, ,<
,
1,!..
:...- 1............ .-.:
...........!..
...
......
3-3
25-s
.........................
.........
Fig. 40.- Resultados de simulación SAi en modo de energía almacenada, sin carga
La distorsión armónica del voltaje de salida obtenida operando sin carga es de 29.2%.
.....
._._._.___
..........
CorricnCc rlU Sdida
>>
-zoou
J
.,on
i.............. ...............................
~
% m u o m .IO
.............................................
5-
1 mms
~
,S"Z
..............
.............. ~.
............. ............... .............. I I
zmms
-..K"
............
!
~i
251s
r-
..............
.,
......
Fig. 41.-Resultados de simulación SAi en modo de energia almacenada, plena carga lineal.
i
54.
Capítulo 3
DESARROLLO DEL PROTOTIPO
-
50"-
Voltajo de Rutorln
f
A
II
::
Ii
Corrieiitn do Baleria.
.
//
.
i
I;
La distorsión armónica del voltaje de salida obtenida operando a plena carga no lineal es de
43.98%.
3.3.1.3 Pruebas de las características de carga dinámica para el voltaije de salida del
SAI.
,
zoo"-
2
,5nT
;
........................................................
............................................
Corriente do Entrada
i
:~
ou-
,
IEL,,
-2mOY-
zomu-
-,sni
-
............................................................................................................
w ...."<l",.l"*>
Ea
,5nT .
............
.......I<",>
.....................................................................................
D
Volt+
de Salida
Cor,-inntc dc S"lid"
1j
~
I
?'
I
55.
Capítulo 3
DESARROLLO DEL PROTOTIPO
....................................
...................................
.
.
.
0)
Dl
o “,“l.ri*,
.
....................
.
de Salida
Vola.+
..........
~-
9-5
m
. . . . . .
.
3
I D
m,r
.........
20.5
........
T***
2511s
......
(b)
Fig. 43.- Resultados de simulación SAI en modo normal, a) escalón de 20 a100% de carga lineal,
b) escalón de 100 a 20%de carga lineal.
La distorsión armónica total en el voltaje de salida para los escalones de carga aplicados es de 3.65
y 2.5%respectivamente, y el factor de potencia es 0.9954 y 0.9946 respectivamente.
3.3.1.4 Pruebas de las características de salida del SAI - Cargas no lineales de
referencia.
El SA1 se simuló con la carga no lineal de referencia diseríada en la sección 3.2.4, tanto en modo
normal como en el de energía almacenada para las pruebas de las secciones 3.2.4.3y 3.2.4.4.
- ............................................
.................................
.,,..
...............................
l.OT.....
......................................................................
i
..
!
-2oDU2
>>;
.,O”+
.............................................................................................................
Zl
a “<.1.01,
sms
c
a
.
10
1-
15”s
ZnmF
25”s
a0.s
:j
ss.s,
T1.n
56.
Capítulo 3
'-o
DESARROLLO DEL PROTOTIPO
.___~
~
......................................................................
.
.
. .
<I
:I
: I
1 ....".................................
*EL>>
1 60"
Corriente de Boterío
>>
mJ
200".
-2omJ-
I.
57.
Capítulo 3
DESARROLLO DEL PROTOTIPO
..
1.0".
o"-
.....................................
.Volt+io do Batcriu
,
>>
o11
200"-
y
..........................................................................................................
Voitnje de Salida
.....
.
Corriente de Salida
........................
"
'
1
4.
..................5..
........
m1
m - " o m .10
*EL>>,
-2.
0s
-200".
...............
. . .
............... ..............
rani
..........
I_
2-
15-
..............
íd)
.?Tl.e
..............25....................Q.m..L........
...................
....
,.
4
................
Fig. 44.-Resultados de simulación del SAlcon esclones de carga no lineal, a) modo normal, carga de
20 a loo%, b) modo normal, carga de 100 a 20%, c) modo de energia almacenada, carga de 25 a loo%,
d) modo de energia almacenada, carga de 100 a 25%.
En el modo de operación normal, los valores encontrados de distorsión armónica total para los
escalones de carga fueron de 6.66 y 6.35%respectivamente, y para el factor de potencia fueron de 0.5920 y
0.5973.
En el modo de operación de energía almacenada, los valores de distorsión armónica total fueron
de 44.01 y 45.80%
3.4. Implementación del prototipo
El prototipo se implementó utilizando como interruptor principal un MOSFET IRFP46OLC, lo
cual limitó el voltaje nominal de trabajo debido al voltaje aplicado a él en su periodo de apagado. Para el
control del SAI se utilizó un controlador PWM UC3526 de UNITRODE-TI, buscando con esto reducir el
efecto del ruido inducido en la etapa de control por la conmutación del interruptor principal.
Con esto los resultados de las pruebas definidas en la sección 3.2 se muestran a continuación.
3.4.1 SA1 en modo de operación normal, estado estacionario.
El SAi en modo de operación normal fue probado ante tres condiciones de carga: sin carga, plena
carga lineal, y plena carga no lineal, para diferentes valores del voltaje de entrada. A las formas de onda
obtenidas se les aplicó un análisis de Fourier para obtener su contenido armónico, nivel de distorsión
armónica total y el factor de potencia en la entrada.
En la figura 45 se muestran, para operación normal sin carga,. las formas de onda de los voltajes
de entraday salida, las formas de onda de corriente no pudieron ser obtendidas debido a su magnitud y al
ruido presente en el prototipo, es por eso que las estimaciones del factor de potencia para la operación
normal sin carga no se presentan. Sin embargo, la distorsión armónica total del voltaje de entrada varió
desde 1.33%hasta 1.68%, mientras que paraelvoltajedesalidaestavariación fue de 7.76%hasta 17.01%.
58.
Capítulo 3
DESARROLLO DEL PROTOTIPO
!I
I
I
59.
Capítulo 3
DESARROLLO DEL PROTOTIPO
fe)
f i g . 45.- Resultados experimentales SAi en modo normal, sin carga, a)Vi = 72 Vrms, b) Vi= 80 Vrms,
e) Vi = 88 Vrms
La regulación del voltaje de salida varió desde un 7.96%hasta un 12.11%,la cual es mucho mayor
al 3%permitido. Existen varias razones para esta variación: el contenido armónico presente en el voltaje
de salida, el operar sin carga, y el ruido presente en la señal de referencia.
60.
Capítulo 3
DESARROLLO DEL PROTOTIPO
Fig. 46.- Resultados experimentales SAI en modo normal, plena carga lineal, a) Vi = 72 Vrms,
b) Vi = 80 V r m , c) Vi = 88 Vrms
61
Capítulo 3
DESARROLLO DEL PROTOTIPO
La figura 46 muestra, para modo normal a plena carga lineal, las formas de onda de entrada y
salida. La distorsión armónica total de los voltajes de entrada y salida varió desde 2.94% hasta 5.46% y
desde 3.00% hasta 6.69% respectivamente. El factor de potencia estimado varió desde 0.9994 hasta
0.9997.
La regulación del voltaje de salida varió desde un -0.65% hasta un 1.62%.la cual está dentro del
f3% permitido
Capítulo 3
DESARROLLO DEL PROTOTIPO
I
I
__
. . .- -.
..
.. ..
(C)
Fig. 47.- Resulatados experimentales SAl en modo normal, plena carga no lineal, a) Vi = 72 Vrms,
b) Vi = 80 Vrms, c) Vi = 88 Vrms.
La figura 47 muestra las formas de onda de entrada y salida para el modo normal a plena carga no
lineal. La distorsión armónica total de los voltajes de entrada y salida varió desde 5.33% hasta 7.02%,y
desde 38.38% hasta 39.30% respectivamente. El factor de potencia estimado varió desde 0.6885 hasta
0.6981.
La regulación del voltaje de salida varió desde un -5.05 hasta un -6.69%,valores mayores al -3 %
permitido.
3.4.2 SAI en modo de operación de energía almacenada, estado estacionario.
En el modo de operación de energía almacenada se utilizó un voltaje de alimentación de 48 Vcd
para el convertidor directo del cargador/descargador de baterías. El circuito de control utilizado fue el
mismo que para el modo de operación normal, solo se redirigió el pulso PWM hacia el interruptor Q3 de la
figura 20. A continuación se muestran las formas de onda de la batería y de salida, para condiciones de
operación sin carga, plena carga lineal, y plena carga no lineal.
En la figura 48 se muestran las formas de onda para el SAI en modo de energía almacenada
operando sin carga. La distorsión armónica total del voltaje de salida es de 14.66%, y su valor rms está
dentro de los límites permitidos.
La figura 49 muestra las formas de onda del SAI operando a plena carga lineal. La distorsión
armónica total del voltaje de salida es de 42.79 %, y su valor rms está a -10.45% del valor nominal, muy
por debajo de los límites permitidos.
La figura 50 muestra las formas de onda del SAi operando a plena carga no lineal. La distorsión
armónica total del voltaje de salida es de 47.08 %,y su valor rms está a -9.81%del valor nominal, muy por
debajo de los límites permitidos.
Capítulo 3
DESARROLLO DEL PROTOTIPO
.
.
..... ...
~
Fig. 48.-Resultados experimentales SAi en modo de energia almacenada operando sin carga
i
i
!
I
I
Fig. 49.- Resultados experimentales SAi en modo de energia almacenada operando aplena carga lineal.
Fig, 50.- Resultados experimentales SAl en modo de energía almacenada operando a plena carga no lineal.
Capítulo 3
DESARROLLO DEL PROTOTIPO
3.4.3 SA1 en modo de operación normal, respuesta a escalones de carga.
El SAI se sometió a escalones de carga lineal y no lineal, tal como se describe en la sección 3.2.3.1 y
3.2.4.3. Las formas de onda obtenidas con escalones de carga lineal de 20 a 100% y de 100 a 20% se
muestran en la figura 51. El tiempo en el cual el SAI recupera su estado estacionario en el primer caso es
de aproximadamente 140 ms, con un voltaje r m s máximo transitorio de 85.5V con lo cual se está dentro la
clasificación 1definida en el apartado 5.3.1 de la norma IEC 62040-3 en la figura 1[211, en el segundo caso
no se aprecia variación en el voltaje de salida.
RJ)
(a)
Fig. 51 .- Resultados experimentales SAi en modo normal operando con carga lineal y voltaje de entrada
nominal, a) escalón de carga de 20 a loo%, 6) escalón de carga de 100 a 20%.
Voltaje (70)
100
80
60
40
20
Valor
O
Nominal
-20
+lo%
.lo%
-40
-60
-80
-100
0.1
I I I Illti!
1
I I111111!
10
I I I Hll[
h r a c i 6 n del transitorio (me)
100
I I iiiii~
1000
IEC 175'99
Fig. 52.- Figura 1 apartado 5.3.1 de la norma IEC 62040-3. Clasificación 1 para desemperio de salida
dinámico.
Capítulo 3
DESARROLLO DEL PROTOTIPO
Las formas de onda obtenidas con escalones de carga no lineal de 25 a 100% y de 100 a 25% se
muestran en la figura 53. El tiempo en el cual el SAI recupera su estado estacionario en el primer caso es
de aproximadamente 100 ms, y en el segundo caso es de aproximadamente 60ms, aunque la variación en
el voltaje de salida es apenas apreciable.
Fig. 53.- Resultados experimentales SAi en modo normal operando con carga no lineal y voltaje de entrada nominal, a) escalón de carga de 25 a loo%, b) escalón de carga de 100 a 25%.
3.4.4 SA1 en modo de operación de energía almacenada, respuesta a
escalones de carga.
El SAI se sometió a escalones de carga lineal y no lineal, tal como se describe en la sección 3.2.4.2 y
3.2.4.4. Las formas de onda obtenidas con escalones de carga lineal de 20 a 100% y de 100 a 20% se
muestran en la figura 54. El tiempo en el cual el SAI recupera su estado estacionario en el primer caso es
mayor a 180 ms, con una variación de un 10%con lo cual se está dentro la clasificación 1definida en el
apartado 5.3.1 de la norma IEC 62040-3 en la figura 1, en el segundo caso no se aprecia variación en el
voltaje de salida.
Las formas de onda obtenidas con escalones de carga no lineal de 25 a 100% y de 100 a 25% se
muestran en la figura 55. El tiempo en el cual el SAI recupera su estado estacionario en el primer caso es
mayor a 180 ms, y en el segundo caso es de aproximadamente 60ms, aunque la variación en el voltaje de
salida es apenas apreciable.
Capítulo 3
DESARROLLO DEL PROTOTIPO
(a)
íb)
Fig. 54.-Resultados experimentales SAI en modo energía a l m a c e d a operando con carga lineal,
a) escalón de carga de 20 a loo%, b) escalón de carga de 100 a 20%.
(a)
fb)
Fig.55.- Resultados experimentales SAI en modo energía almacenada operando con carga no lineal,
a) escalón de carga de 20 a loo%, b) escalón de carga de 100 a 20%.
Capítulo 3
DESARROLLO DEL PROTOTIPO
3.5 Señal de referencia.
Como se mencionó en la sección 3.1.5, el circuito de control genera una seiial senoidal en
sincronía con la línea de alimentación que al no operar ninguna de las etapas de potencia tiene una
distorsión armónica total de 1.75%, tal como se muestra en la figura 56.
....
..............
.....
1 1....:........
.i.....
..........
..
j ..........;...
.I
.
..... :...............
,“n/<rs
...............
. , .
.
.
.
.!I
..................
:>,
Fig. 56.- Forma de onda senoidal de referencia sin etapas depotencia en operación, a) serial rectificada,
b) contenido armónico de la señal sin rectificar
.
.
,
.....
.,
:j
.A
Fig. 57.- Forma de onda senoidal de referencia con etapas depotencia en operación, a) señal rectificada,
b) contenido armónico de la señal sin rectificar
Capítulo 3
DESARROLLO DEL PROTOTIPO
Al estar en operación cualquiera de las etapas de potencia, ya sea para operar en modo normal o
en modo de energía almacenada, el ruido inducido en la etapa de control distorsionó la señal de referencia
tal como se muestra en la figura 57, teniendose valores de distorsión armónica total de mas de 77%.
Se probaron varios diseños de circuitos impresos buscando reducir el efecto de estos ruidos, sin
embargo, no fue posible lograrlo. Para reducir el efecto del ruido es necesario estudiar a fondo técnicas de
diseño de circuitos impresos, e integrar mas el circuito de generación de señal de referenciausando FPGA
y circuitos analógicos configurables por programación.
3.6 Análisis comparativo.
3.6.1. Modo de operación normal.
A continuación se analizan los resultados obtenidos en simulación y de manera experimental
ante tres condiciones de carga: en vacío, a plena carga lineal y a plena carga no lineal, con el SAI operando
en modo normal.
3.6.1.1. En vacío.
Para la operación en vacío se analizó el comportamiento del SAI con respecto a la distorsión
armónica total de los voltajes de entrada y salida, y la regulación del voltaje de salida ai variar el voltaje de
entrada. Las gráficas comparativas de los resultados de simulación y experimentales se muestran en las
figuras 58,59 y 60.
DAT del Voltqie de Entrada
__i n
9.00
8.00
1G
1.00
14
6.00
12
o
10
4.00
3
8
3.00
G
2.00
4
1.00
2
7G
no
84
voltaje de Entrada (V)
l
.
.
.
I.:,'
I
...
II
..........
I
...._.
I
lisBEl
5.00
0.00
72
DAT del Voltaje de Salida
72
76
80
84
Voltaje de Entrada (Vi
nn
DATímed)
Fig. 58.- DAT del voltaje de entrada operando sin
carga
Fig.59.- DAT del voltaje de salida operando sin
carga
Como se aprecia en la figura 58, la distorsión armónica total del voltaje de entrada tanto en
simulación como de manera experimental, se encuentra muy por debajo de límite establecido en la norma
IEC 62040-3. En cambio, en la figura 59 la distorsión en el voltaje de salida excede los límites de la norma.
69.
Capítulo 3
DESARROLLO DEL PROTOTIPO
Regulación de vo us. vi
13
12
11
-
E
10
9
.- -
8
c
:
I 1
u
a
6
a
4
3
'
Reg(med)
5
3
2
1
O
72
76
80
84
88
Voltaje de Entrada (V)
Fig. 60.- Regulación del voltaje de salida us. variaciones en el voltaje de entrada operando sin carga.
En la figura 60, tanto los resultados de simulación como los experimentales, muestran
que al operar sin carga, el SAI en modo normal tiende a proporcionar un voltaje de salida mayor al
permitido, esto está muy relacionado con su contenido armónico.
3.6.1.2.A plena carga lineal
Para la operación a plena carga lineal se analizó el comportamiento del SAi con respecto a la
distorsión armónica total de los voltajes de entrada y salida, la regulación del voltaje de salida, factor de
potencia y eficiencia ai variar el voltaje de entrada. Las gráficas comparativas de los resultados de
y 65.
simulación y experimentales se muestran en las figuras 61,62,63,64
DAT del Voltaje de Entrada
9
9
8
8
7
7
6
6
k
-
2
4
DAT del Voltaje de Salida
5
4
s
5
g
4
3
3
2
2
1
1
O
O
voltaje de Entrada 0
.-.DAT(med)
Fig. 61.- DAT del voltaje de entrada operando a
plena carga lineal.
72
76
80
84
Voltaje de Entrada ív)
88
----üAT(med)
- -Limite
Fig. 62.- DAT del voltaje de salida operando a plena carga lineal.
70.
Capítulo 3
DESARROLLO DEL PROTOTIPO
Como se aprecia en la figura 61, la distorsión armónica total del voltaje de entrada tanto en
simulación como de manera experimental, se encuentra muy por debajo de límite establecido en la
norma. Además, en la figura 62, la distorsión en el voltaje de salida tampoco excede los límites de la
norma.
Regulación de Vo us. Vi
4
Factor de Potencia us. Voltq'e de Entrada
1.0000
3
-e
e
*
0.9995
2
.9
1
i
E4
2li
-2
.3
-4
72
7G
84
88
0.9960
76
80
84
Voltaje de Entrada (V)
88
-PF(sim1
Eficiencia
Fig. 64.- Factor depotencia us. voltaje de entrada
operando aplena carga lineal.
Tanto los resultados de simulación como los
experimentales, muestran que al operar a plena
carga lineal, el SAi en modo normal tiende a
proporcionar un voltaje de salida dentro de los
límites permitidos,
84.5
84.0
83.5
83.0
a
3 62.5
e
62.0
En la figura 64 podemos ver que los
resultados experimentales exceden ligeramente los
valores obtenidos en la simulación, acercándose
bastante a la unidad.
:.
81.5
81.0
80.0
0.9970
0.9965
72
Fig. 63.-Regulación del voltaje de salida us.
variaciones en el voltaje de entrada operando a
plena carga lineal.
80.5
0,9980
0.9975
0.9950
Voltaje de Entrada (V)
.-.Regímed)
'
0.9985
0.9955
80
- -Regmu
- - Remoin
--
0.9990
4
72
I
I
I
76
80
84
Voltaje de Entrada (V)
I
88
Fig. 65.-Eficiencia del SAi us. voltaje de entrada
operando a plena carga lineal.
La eficiencia obtenida de manera
experimental es aproximadamente un 3%menor al
obtenido en la simulación, esta relacionada con las
pérdidas en el transformador y en los dispositivos
semiconductores utilizados para la implementación
física del sistema.
3.6.1.3. A plena carga no lineal.
Para la operación a plena carga no lineal se analizó el comportamiento del SAi con respecto a la
distorsión armónica total de los voltajes de entraday salida, la regulación del voltaje de salida, factor de
71.
Capítulo 3
DESARROLLO DEL PROTOTIPO
potencia y eficiencia al variar el voltaje de entrada. Las gráficas comparativas de los resultados de
simulación y experimentales se muestran en las figuras 66,67,68,69 y 70.
DAT del Voltaje de Salida
DAT del Voltaje de Entrada
9
45
40
8
35
I
ik3
8
G
8
5
30
25
4
20
3
15
2
1
O
12
76
80
84
Voltaje de Entrada (V)
I-
-Limite
88
72
80
16
84
Voltaje de Entrada íV)
88
- -Limite
I
Fig. 67.- DAT del voltaje de salida operando a
plena carga no lineal.
Fig. 66.- DAT del voltaje de entrada operando a
plena carga no lineal
Regulación
Factor de Potencia
G
0.7500
4
2
-
.*a
B
O
i
.2
0.1000
0.6500
4
i
-4
-G
-8
.lo
12
80
84
Voltaje de Entrada (VI
76
88
... Regímedl
- -Regmar:
- - Remin
-
Fig. 68.- Regulación del uoltaje de salida us.
variaciones en el voltaje de entrada operando a
plena carga no lineal.
o'6ooo
0.5500
0.5000
72
76
80
84
Voltaje de Entrada ív)
88
Fig. 69.- Factor depotencia us. voltaje de entrada
operando a plena carga no lineal.
Como se aprecia en la figura 66, la distorsión armónica total del voltaje de entrada tanto en
simulación como de manera experimental, se encuentra por debajo de límite establecido en la norma. En
cambio,en la figura 67, la distorsión en el voltaje de salida obtenido en simulación cumple con la norma,
aunque el voltaje de salida obtenido experimentalmente excede estos límites, pero mantiene un valor de
dvidt menor a 10 vips.
72.
Capítulo 3
DESARROLLO DEL PROTOTIPO
En la figura 68, los resultados de simulación nos muestran que el control no permite mantener el
voltaje de salida dentro de los límites permitidos durante todo el intervalo del voltaje de entrada. LOS
resultados obtenidos experimentalmente nos muestran que el control del SAI no puede mantener el
voltaje de salida en los límites establecidos, esto es debido principalmente al ruido que se induce sobre la
señal de referencia, tal como se mencionó en la sección 3.5.
Eficiencia
72
70 72
~~~
76
En la figura 69 se puede ver que 10s
resultados experimentales y de simulación no son
muy diferentes, mientras que los resultados de
simulación muestran un factor de potencia menor
al de la carga, los resultados experimentales nos
muestran valores muy cercanos a 0.7 en casi todo el
intervalo del voltaje de entrada, esto es
consecuencia del tiempo de simulación las
estimaciones tendrían menor diferencia.
84
80
88
Voltaje de Entrada O
1-
Fig. 70.- Eficiencia del SAI us. voltaje de entrada
operando aplena carga no lineal.
En la figura 70 se puede ver que los
resultados experimentales y de simulación son muy
semejantes, mientras que los resultados de
simulación muestran una eficiencia casi constante
al rededor de 8370,los resultados experimentales
nos muestran valores centrados en 81%, siendo la
diferencia debida a las pérdidas en el núcleo y de la
distorsión en la señal de referencia.
3.6.2. Modo de operación de energía almacenada.
A continuación se analizan los resultados obtenidos en simulación y de manera experimental
ante tres condiciones de carga: en vacío, a plena carga lineal y a plena carga no lineal, con el SAI operando
en modo de energía almacenada.
Distorsión Armónica Total del Voltaje de
Salida
Sin Cargaisim)
Sin Carga(med)
Lineal(sim)
Lineal(med1
No Lined(sim)
No Lined(med1
Regulación del Voltq'e d e Salida
25,
Sin Cargaísim)
0 Lineal(sim)
No Lined(sim)
73.
Capítulo 3
DESARROLLO DEL PROTOTIPO
En la figura 71 se muestran las distorsiones armónicas obtenidas tanto en simulación como de
forma experimental para los tres tipos de carga operando en modo de energía almacenada.
Como puede apreciarse, en todos los casos se excede el límite de 8%impuesto por la norma, esto es
en parte debido a las características del filtro de salida, el cual está diseñado para operar con carga lined,
y por otra parte por el ruido presente en la etapa de control.
La regulación en este modo de operación, también fue afectada por estos factores, tal como se
aprecia en la figura 72, para obtener mejores resultados en este modo de operación es necesario mejorar la
inmunidad al ruido de la etapa de control.
3.6.3. Respuesta dinámica.
La respuesta a escalones de carga tanto lineal como no lineal presentaron resultados de
simulación y experimentales diferentes entre sí, de nuevo aquí debido principalmente a la deformación
sufrida por la seiial de referencia, sin embargo, las variaciones en amplitud y la duración del transitorio
hasta alcanzar estado estacionario están dentro los límites establecidos en la norma,
3.7. Resumen.
En este capítulo se detalló el procedimiento de diseño de las diferentes etapas que constituyen al
SAi propuesto, haciendo énfasis en la importancia que tiene la generación de la señal de referencia para
su correcto funcionamiento.
Otro elemento importante en el correcto desempefio del esquema propuesto es la estructura
magnética, la cual, además de proporcionar aislamiento entre la red de alimentación, la cargay la batería
permite al convertidor directo proporcionar un voltaje de salida mayor al de entrada en un momento
dado.
El diseño realizado fue sometido a las pruebas definidas en la norma IEC 62040-3 tanto en
simulación como de manera experimental.
Los resultados obtenidos en estas pruebas confirman las expectativas planteadas en el capítulo 2
al trabajar con carga lineal, en algunos casos los resultados experimentales fueron mejores que los de
simulación.
Sin embargo, los resultados obtenidos con carga no lineal, dejan ver que es necesario buscar otras
alternativas para el control con objeto de mejorar el factor de potencia de entraday la calidad de forma de
onda del voltaje de salida.
3.8.Referencias
[ll M. Brown, “Pructicul Switching Power Supply Design”, Ed. Academic Press Inc., p. 78
[21 J. G. Kassakian, et al, “Principles OfPower Electronics”, Ed. Addison-Wesley Publishing Co., p.
145
í31 R.Morrison, M. Egan “A New Sigle Transformer, Power Factor Corrected UPS Design”1EEE
APEC 98 , Anaheim, EUA., Febrero de 1998, pp. 237-243
141 C. Petty, et al.”Configuring And Applying The Mc74hc4046u Phase-Locked h o p ” , Nota de
aplicación AN1410, Motorola 1998, pp. 2-6
74.
Capítulo 3
DESARROLLO DEL PROTOTIPO
[5] Ibidem, p. 3
[6] TI-UNITRODE, “UC1524, UC2524, UC3524Aduanced Regulating Puke Width Modulators”,
Hoja de Datos, SLUS180B - NOVEMBER 1999 - REV. JUN. 2000, p. 5
[7J IEC, “ZEC62040-3Uninterruptible Power Systems (UPS) Part 3: Method Of Specifying The
Performance And Test Requirements”, ed. IEC, revision 1.0 1999, pp. 89-101
[81 Ibidem, p. 63
[9] Ibidem, p. 71
[lo] Ibidem, p. 89
[ i l l Ibidem, p.91
[lZ] Idem
[131 Idem.
[141 Idem.
[151 Ibidem, p. 97
[161 Ibidem, pp. 183-185
U71 Ibidem, p.97
[181 Idem.
[191 Ibidem, p. 99
P O I Idem.
[211 Ibidem, p. 67
75.
Capítulo 4
CONCLUSIONES Y TRABAJOS FUTUROS
Capítulo 4
Conclusiones y trabajos futuros
4. CONCLUSIONES Y TRABAJOS FUTUROS
4.1.
Conclusiones
Los SAI se han convertido en una solución importante, en función de su uso creciente, para
proporcionar una alimentación de alta calidad a diversos tipos de cargas críticas y sensibles.
Los esquemas de SAI clásicos cuentan con al menos dos etapas de conversión de la energía
eléctrica, el rectificador que convierte la señal alterna de la red de alimentación a una señal continua
utilizada para el proceso de carga de la batería y para alimentar a la siguiente etapa del SAI. Esta etapa, se
implementa con un inversor que convierte la señal continua nuevamente a una señal senoidal en la cual
la forma, amplitud y frecuencia son estrictamente controladas.
Este esquema de dos etapas se ve modificado cuando se quiere proporcionar una baja
contaminación de elementos armónicos hacia la red de alimentación, en este caso es necesario introducir
una etapa entre el rectificador y el inversor para proporcionar un factor de potencia de entrada cercano a
la unidad, reduciendo con esto la inyección de armónicos de corriente a la red de alimentación.
El introducir esta etapa en el proceso de conversión de energía entre la red de alimentación y la
carga reduce la eficiencia total del sistema. El tratar de integrar etapas es una necesidad para lograr
niveles de eficiencia mayores.
En la actualidad, debido a diferentes normas internacionales, se hace necesario que los SAI
proporcionen tanto una baja contaminación hacia la red de alimentación, como una alta eficiencia. En
vista de estas necesidades, el trabajo de diseño y desarrollo de SAI debe encaminarse a la integración de
etapas, las cuales permitan tener menos elementos, permitiendo así una elevación de la eficiencia y de la
confiabilidad del sistema.
Con esto en mente, se propuso un nuevo esquema basado en un convertidor directo con funciones
de corrección del factor de potencia y de regulación del voltaje de salida. Una característica común de los
convertidores utilizados para corrección del factor de potencia es la forma de su voltaje de salida. Este
voltaje antes de la etapa de filtrado es de tipo senoidal rectificada troceada a la frecuencia de
conmutación, tomando en cuenta esta característica se pensó en cambiar la función del filtro de salida. En
vez de que el filtro se sintonice para proporcionar un almacenamiento de energía en su capacitor para
presentar a la carga un voltaje de salida continuo, la frecuencia de corte se selecciona para eliminar solo
los componentes de alta frecuencia debidos a la conmutación y que el voltaje de salida sea de tipo senoidal
rectificado con una frecuencia del doble de la del voltaje de línea.
76.
Capítulo 4
CONCLUSIONES Y TRABAJOS FUTUROS
cambio en las características del filtro permite tener una respuesta dinámica mayor en
control, ya que cualquier perturbación tanto en la entrada como en la salida se refleja de manera
inmediata sobre el voltaje de salida del convertidor y las acciones de control tomadas afectan de manera
más rápida la evolución de esta salida.
D~ esta manera el esquema propuesto proporciona una buena respuesta dinámica, una
estructurasencilla, un alto factor de potencia al operar con carga lineal, Y un voltaje de entrada a la etapa
del inversor de tipo senoidal rectificado. Además, ia eStrUCtUra magnética utihada Proporciona
aislamiento entre la red de alimentación y la carga, así como un circuito cargador de batería también
aislado tanto de la entrada como de salida, permitiendo con esto evitar 10s problemas de sobrecarga
comunes en otros esquemas existentes donde el voltaje de la batería está flotando.
El inversor ai ser alimentado con una señal senoidal rectificada solo tiene la función de invertir
uno de los semiciclos de su voltaje de entrada, con esto se logra tener una alta eficiencia en él, esto debido
a que la frecuencia de conmutación del inversor se fijaría al doble de la frecuencia de red y conmutaría a
voltaje cero, con lo cual las pérdidas por conmutación prácticamente se eliminan y las únicas pérdidas en
el inversor son debidas a la caída de tensión en sus semiconductores.
Con todo esto, se diseñó y construyó un prototipo experimental a 200 VA, basado en un
convertidor directo, el cual tradicionalmente no es utilizado para operar como corrector de factor de
potencia. El esquema propuesto se probó con tres tipos de condiciones de carga: sin carga, carga lineal, y
carga no lineal.
El SAI propuesto al operar en modo normal con carga lineal presentó buenos resultados en
cuanto a respuesta dinámica, valores de distorsión armónica total tanto en la entrada como en la salida,
un factor de potencia cercano al unitario y una eficiencia buena tomando en cuenta que el interruptor del
convertidor directo trabaja en conmutación dura a una frecuencia alta, aunque hay que reconocer que
todavía es necesario mejorar la implementación física del sistema de control para eliminar el ruido de
conmutación inducido de él. Este ruido es responsable de la diferencia entre los valores obtenidos en
simulación y de manera experimental.
Para buscar reducir el efecto del ruido en la etapa de control se utilizó un aislamiento óptico entre
el circuito de control y las etapas de potencia, de taI manera que los pulsos de control a los impulsores se
transmitían por medio de optoaisladores tipo HCPL 2611. Para la retroalimentación del voltaje de salida
se utilizó un arreglo de dos optoaisladores P512 con salida transistor para obtener a la salida un voltaje
senoidal rectificado de magnitud adecuada para el generador PWM. Sin embargo, tampoco esto logró
eliminar los problemas de ruido.
Ahora bien, al operar al SAi en modo normal con carga no lineal y tener un lazo de control
sencillo, se perdió la capacidad de corregir el factor de potencia de entrada, por lo que es necesario incluir
una muestra de la corriente de entrada al control para corregir este efecto.
En el modo de operación de energía almacenada con los tres tipos de carga los resultados
obtenidos nos muestran que es necesario revisar la implementación del circuito de control, es decir, es
necesario resintonizar el controlador o en un caso extremo utilizar otro esquema de control y de
convertidor de potencia.
En resumen, el esquema de SAI propuesto cumple con las expectativas iniciales al operar con
carga lined, sin embargo, para carga no lineal es necesario trabajar mas en el estudio de alternativas de
control que permitan presentar un alto factor de potencia en la entrada y bajos contenidos armónicos en
10s voltajes de entrada y salida.
77.
Capítulo 4
CONCLUSIONES Y TRABAJOS FUTUROS
4.2.
Trabajos futuros.
Dentro de las modificaciones posibles para el esquema de SAI propuesto está el cambiar el tipo de
control, para incluir en el lazo de control la corriente de entrada además del voltaje de salida para
proporcionar corrección del factor de potencia aun en presencia de carga no lineal. También resulta
interesante explorar hasta que nivel de potencia se puede llevar la topología.
También, buscando aumentar la eficiencia y la potencia de salida del SAI se pueden estudiar
opciones para mejorar el esquema propuesto, como el eliminar la etapa del inversor de polaridad, esto
puede lograrse cambiando la topología del convertidor principal con un esquema de doble convertidor de
retroceso (‘flyback’ en inglés), un convertidor de retroceso de cuatro cuadrantes o un convertidor tipo
puente completo, en cualquiera de estos casos, debe ponerse gran atención al disetío de la etapa de control
para lograr una operación adecuada ante carga no lineal.
78.
Capítulo 5
ANEXOS
Capítulo 5
Anexos
5. ANEXOS
5.1.Bibliografía general
Pressman, A.I., “SWZTCHZNG POWER SUPPLY DESZGN”, Ed. McGraw-Hill Inc., 1991,
ISBN 0-07-050806-2
Brown, M., “PRACTICAL SWITCHING POWER SUPPLY DESZGN”, Ed. Academic Press
Inc., 1990, ISBN 0-12-137030-5
Bose, B. K., “MODERN POWER ELECTRONZCS, EVOLUTION TECHNOLOGY AND
APPLZCATZONS”, Ed. IEEE Press, ISBN 0-87942-282-3
Billings, K. H., “SWZTCHMODE POWER SUPPLY HANDBOOK”, Ed. McGraw-Hill Inc,
1989, ISBN 0-07-005330-8
Chen. C. T..“ANALOG AND DZGZTAL CONTROL SYSTEM DESZGN: TRANSFER
FUNCTION; STATE-SPACE, AND A L G E B W C METHODS”, Ed. Saunders College Publishing,
1993, ISBN 0-03-094070-2
I
Kassakian, J. G., et al, “PRZNCZPLES OF POWER ELECTRONZCS”, Ed. Addison-Wesley
Publishing Co., 1991, ISBN 0-201-09689-7
Rashid, M. H., “SPZCE FOR POWER ELECTRONICS AND ELECTRIC POWER”, Ed.
Prentice Hall Inc., 1993, ISBN 0-13-030420-4
Rashid, M. H. ‘%LECTRONICA DE POTENCIA, CIRCUITOS, DZSPOSZTNOS Y
APLZCACZONES WED”, Ed. Prentice Hall Hispanoamericana S.A., 1995, ISBN 968-880-586-6
McLyman, T., “TRANSFORMER AND INDUCTOR DESZGN HANDBOOK”, Ed. Marcel
Dekker Inc., 1988, ISBN 0-8147-7828-6
79.
Capítulo 5
ANEXOS
5.2. Programa para análisis de armónicos en MATLAB.
I
clear all
clc
load name.txt
time = name(:,l);
amp = name($);
1 = length(amp1;
t=l:l:l;
suma = O;
fori = 1:l:l
suma = suma
+ amp(i);
end
prom = suma 1 1;
.fori = 1:l:l
ampx(i) = amp(i) - prom;
end
plot(t,ampx)
grid on
zoom on
xlabel(‘Tiernpo’)
ylabel(‘Amp1itud’)
titleiForma de onda’)
pause
trf=fft(ampx,l);
mag = abs(tr0;
magx = mag/(length(mag)IZ);
delta = l/(abs(time(l)-time(2))*length(mag));
80.
Capítulo 5
ANEXOS
lim = (length(mag)/2)-1;
frec = O:delta:delta*lim;
semilogx(frec,magx(l:V2)/magx(4));
xlabel(’Frecuencia’)
ylabeK‘Amplitud’)
title(‘Armónicos’)
grid on
zoom on
pause
suma = O;
for i=1:3:42*3
suma = suma
+ abs(magx(i)*magx(i));
end
raizl = sqrt(suma)/magx(4);
THD = sqrt(raizl*raizi -i)*iOO;
THD
RMS = raizl*magx(4)/sqrt(2);
RMS
81
Capítulo 5
ANEXOS
5.3 Tabla de calibres AWG.
AWG
Ohms/Kft FtJOhm FtLh OhmsLb
Dia-mils
TPI
Dia-mm
Cire-mils
324.85
3.0783
8.2513
105531
0.0983
10175
1
289.29
3.4567
7.3480
83690
0.1239
8069.5 3.9475 0.0005
2
257.62
3.8817
6.5436
66369
0.1563
3
229.42
4.3588
5.8272
52633
4
204.30
4.8947
5.1893
5
181.94
5.4964
6
162.02
7
Lb/Kii
NormAmps MaxAmps
319.44
211.06
240.67
253.33
167.38
190.86
6399.4 4.9777 0.0008
200.90
132.74
151.36
0.1970
5075.0 6.2767 0.0012
159.32
105.27
120.03
41740
0.2485
4024.7 7.9148 0.0020
126.35
83.480
95.190
4.6212
33101
0.3133
3191.7 9.9804 0.0031
100.20
66.203
75.489
6.1721
4.1153
26251
0.3951
2531.1 12.585 0.0050
79.460
52.501
59.866
144.28
6.9308
3.6648
20818
0.4982
2007.3 15.869 0.0079
63.014
41.635
47.476
8
128.49
7.7828
3.2636
16509
0.6282
1591.8 20.011 0.0126
49.973
33.018
37.650
9
114.42
8.7396
2.9063
13092
0.7921
1262.4 25.233 0.0200
39.630
26.185
29.858
10
101.90
9.8140
2.5881
10383
0.9989
1001.1 31.819 0.0318
31.428
20.765
23.678
11
90.741
11.020
2.3048
8233.9
1.2596
12
80.807
793.93 40.122 0.0505
24.924
16.468
18.778
12.375
2.0525
6529.8
1.5883
629.61 50.593 0.0804
13
71.961
19.765
13.060
14.892
13.896
1.8278
5178.3
2.0028
14
499.31 63.797 0.1278
15.675
10.357
11.810
64.083
15.605
1.6277
15
57.067
4106.6
2.5255
395.97 80.447 0.2031
17.523
1.4495
12.431
8.2132
9.3654
3256.7
3.1845
16
50.820
19.677
314.02 101.44 0.3230
1.2908
9.8579
6.5134
7.4271
17
45.257
2582.7
4.0156
22.096
1.1495
249.03 127.91 0.5136
2048.2
7.8177
5.1654
5.8900
18
40.302
24.813
5.0636
197.49 161.30 0.8167
1.0237
6.1997
4.0963
1624.3
4.6709
19
35.890
6.3851
156.62 203.39 1.2986
27.863
0.9116
4.9166
3.2485
1288.1
3.7042
20
31.961
8.0514
124.20 256.47 2.0648
31.288
0.8118
1021.5
3.8991
2.5762
2.9376
10.153
21
28.462
35.134
0.7229
98.496 323.41 3.2832
810.10
3.0921
2.0430
2.3296
22
25.346
12.802
78.111 407.81 5.2205
39.453
0.6438
16.143
1.6202
1.8475
23
642.44
2.4521
22.572
44.304 0.5733
61.945 514.23 8.3009
1.9446
1.2849
509.48
20.356
1.4651
404.03
25.669
49.125 648.44 13.199
1.5422
1.0190
1.1619
320.41
32.368
38.958 817.66 20.987
1.2230
0.8081
0.9214
O
24
20.101
49.750 0.5106
25
17.900
26
15.940
62.733 0.4049
27
14.195
254.10
28
12.641
70.445 0.3606
29
11.257
55.866 0.4547
3.1305 0.0003
30.895 1031.1 33.371
40.815
0.9699
24.501 1300.1 53.061
201.51
51.467
0.7692
0.5082
0.5795
19.430 1639.4 84.371
0.6100
0.4030
0.4596
0.6408
0.7307
79.105
0.3211
159.80
64.898
126.73
81.835
0.4837
0.3196
12.220 2606.8 213.31
0.3644
88.830
0.2859
15.409 2067.3 134.15
0.3836
0.2535
0.2890
82.
Capítulo 5
ANEXOS
AWG
Dia-mils
30
10.025
31
TPI
OhmsiKft FtiOhm FtLb OhmsiLb LbiKft NormAmps MaxAmps
Dia-mm
Circ-mils
99.750
0.2546
100.50
103.19
9.6906 3287.1 339.18
0.3042
0.2010
0.2292
8.9276
112.01
0.2268
79.702
130.12
7.6850 4145.0 539.32
0.2413
0.1594
0.1818
32
7.9503
125.78
0.2019
63.207
164.08
6.0945 5226.7 857.55
0.1913
0.1264
0.1441
33
7.0799
141.24
0.1798
50.126
206.90
4.8332 6590.8 1363.6
0.1517
0.1003
0.1143
34
6.3048
158.61
0.1601
39.751
260.90
3.8329 8310.8 2168.1
0.1203
0.0795
0.0907
35
5.6146
178.11
0.1426
31.524
328.99
3.0396
10480 3447.5
0.0954
0.0630
0.0719
36
5.0000
200.00
0.1270
25.000
414.85
2.4105
13215 5481.7
0.0757
0.0500
0.0570
37
4.4526
224.59
0.1131
19.826
523.11
1.9116
16663 8716.2
0.0600
0.0397
0.0452
38
3.9652
252.20
0.1007
15.723
659.63
1.5160
21012
13859
0.0476
0.0314
0.0359
39
3.5311
283.20
0.0897
12.469
831.78
1.2022 26496
22037
0.0377
0.0249
0.0284
40
3.1445
318.01
0.0799
9.8880
1048.9
35040
0.0299
0.0198
0.0226
0.9534
33410
83.