ARQUITECTURA DE COMPUTADORAS

Universidad Nacional de la Patagonia “S.J.Bosco”- Fac.de Ingeniería- Dto. Informática
ARQUITECTURA DE COMPUTADORAS
TRAB. PRÁCTICO Nº 3: UNIDAD CENTRAL DE PROCESAMIENTO (C.P.U.)
OBJETIVOS:
El alumno deberá asimilar los siguientes conocimientos:
• Concepto de buses, características, tipos.
• Ciclo de Reloj, de Máquina y de Instrucción.
• Unidad de Control (UC). Definición, clasificación, ventajas de cada modelo.
• Unidad Aritmético-Lógica (ALU). Definición, clasificación, Registros e indicadores asociados. Análisis e interpretación de implementaciones simples.
DESARROLLO:
3.1.
Realizar una Arquitectura típica de un microcomputador con bus de datos de
64 bits, bus de direcciones de 32 bits y Unidad de E/S basada en memoria.
3.2.
a) ¿Cuáles son y que función cumplen los Buses en el microcomputador y
cuáles son los datos característicos de cada uno?
b) Explicar qué son y que función cumplen el MAR y el MDR?
3.3.
Unidad de Control (UC)
a) Definición.
b) Clasificación.
c) Ventajas de cada modelo.
3.4.
a) Nombrar y describir la función de todos los Registros del Microprocesador
8085.
b) Explicar c/u de las Banderas de estado, cuando se activan y cuando se
desactivan.
3.5.
Dadas las siguientes operaciones en Ca2, indicar el estado de las cinco banderas de estado o Flags [S, Z, CY, AC, P y OVF]:
a. (Acc)=5010,
(B)=810,
ADD B
b. (Acc)=4010,
(C)=510,
CMP C
c. (Acc)=1010,
d. (Acc)= 6010
e. (Acc)= -2910
(B)=3810
(B)=6810
(B)=9910
SUB B
ADD B
SUB B
3.6.
a) Definir la función del reloj maestro (CLOCK) en un computador.
b) Definir Ciclo de Reloj, Ciclo de Máquina y Ciclo de Instrucción.
3.7.
¿Qué ventajas poseen los procesadores de Intel Core i3, i5 e i7 respecto a
sus antecesores?
3.8.
Describir los conceptos de Hyper-Threading y de Núcleo Múltiple. ¿Cuáles
son las ventajas de incorporar ambas tecnologías en un mismo procesador?
3.9.
El rendimiento total de un procesador no solo depende de él sino también de la
placa donde éste es instalado. Los diferentes tipos de procesadores que existen se conectan de formas distintas a las placas, a través de zócalos ó sockets.
Enumerar los diferentes tipos de Sockets que existen, con algunas de sus
principales características y que microprocesadores los utilizan.
Pág. 1
Universidad Nacional de la Patagonia “S.J.Bosco”- Fac.de Ingeniería- Dto. Informática
ARQUITECTURA DE COMPUTADORAS
TRAB. PRÁCTICO Nº 3: UNIDAD CENTRAL DE PROCESAMIENTO (C.P.U.)
3.10.
Indicar brevemente la función de los siguientes componentes de apoyo a
CPU.
a) Coprocesador matemático.
b) Controlador de interrupciones.
c) Controlador de E/S.
d) Unidad manejadora de memoria (MMU)
3.11.
Unidad Aritmético Lógica ( A. L. U. )
a) Definición.
b) Operaciones básicas.
c) Clasificación de ALU´s.
d) Tipos de indicadores ó flags asociados.
3.12.
En el siguiente circuito, añadir las compuertas necesarias, de tal forma que:
.
Si la señal de control C=1, el valor de salida será X Y ,
Si A=1, la salida deberá ser X+Y,
Si B=1, la salida deberá ser X.Y,
Si A=B=C=0, la salida debe ser cero.
Sólo una de las tres A, B ó C, puede valer uno por vez.
3.13.
Diseñar una ALU de un bit en base a un Multiplexor de cuatro a uno, cuyas
líneas de control S1 y S0 responden a la siguiente tabla:
S1
S0
SALIDA
0
0
A AND B
0
1
A OR B
1
0
A XOR B
1
1
NOT A
Pág. 2
Universidad Nacional de la Patagonia “S.J.Bosco”- Fac.de Ingeniería- Dto. Informática
ARQUITECTURA DE COMPUTADORAS
TRAB. PRÁCTICO Nº 3: UNIDAD CENTRAL DE PROCESAMIENTO (C.P.U.)
3.14.
Dado el esquema de la figura, deducir la función que cumplen activándose X1
y X2:
3.15.
Obtener las funciones que realiza el conjunto de compuertas de la figura
según el estado de sus entradas X1 y X2. (X1=1,X2=0, F=? y X1=0,X2=1, F=?)
3.16.
Dado el circuito de la figura, deducir la función que cumplen al activarse por
separado X1, X2 y X3.
X1 X2 X3
F
0
0
1
?
0
1
0
?
1
0
0
?
Pág. 3
Universidad Nacional de la Patagonia “S.J.Bosco”- Fac.de Ingeniería- Dto. Informática
ARQUITECTURA DE COMPUTADORAS
TRAB. PRÁCTICO Nº 3: UNIDAD CENTRAL DE PROCESAMIENTO (C.P.U.)
3.17.
Dado el circuito lógico de la figura, describir las funciones operacionales que
realizan los comandos X1 a X5 sobre el registro implementado con flip-flops
JK.
Q i-1 (=1 para Q 0)
“1”
Q i.Q i-1
Q i-1
3.18.
a) Implementar un circuito lógico que efectúe la multiplicación de números
binarios de 4 bits mediante la suma-desplazamiento.
b) Realizar el diagrama de flujo.
3.19.
a) Implementar un circuito lógico que efectúe la división de números binarios
de 4 bits.
b) Realizar el diagrama de flujo.
3.20.
El siguiente esquema corresponde a un Circuito Aritmético de cuatro bits.
El mismo está compuesto de cuatro sumadores completos (Full Adder) que
constituyen el sumador de cuatro bits y cuatro multiplexores para elegir diferentes operaciones. A y B son las entradas de datos de cuatro bits y D la
salida
en cuatro bits.
a) Interpretar el funcionamiento del mismo.
b) Deducir la tabla de operación para las líneas de control S1, S0 y Cin.
Pág. 4
Universidad Nacional de la Patagonia “S.J.Bosco”- Fac.de Ingeniería- Dto. Informática
ARQUITECTURA DE COMPUTADORAS
TRAB. PRÁCTICO Nº 3: UNIDAD CENTRAL DE PROCESAMIENTO (C.P.U.)
Pág. 5
Universidad Nacional de la Patagonia “S.J.Bosco”- Fac.de Ingeniería- Dto. Informática
ARQUITECTURA DE COMPUTADORAS
TRAB. PRÁCTICO Nº 3: UNIDAD CENTRAL DE PROCESAMIENTO (C.P.U.)
3.21.
Completar la siguiente Tabla con datos específicos de procesadores modernos, realizando búsquedas de los mismos en Internet.
Referencia: www.tomshardware.com
Procesador
Nombre
NºTran(arquitectura) sistores
Numero Tamaño de Cache
de nú(L1,L2,L3)
(millones) cleos/th
reads
Frecuencia del
reloj
(Mhz)
Temp
Máx
(ºC)
TecnolFabric.
TDP
(W)
(nm)
INTEL
Core i7 965
Core i5 670
Core i3 540
Core i7 2700K
Core i5 2500
Core i3 2120
Core i7 3770K
Core i5 3570K
Core i3 3240
Corei7 4770
Core i5 4670
AMD
FX-9370
FX-8320
A8 6500
PhenomII 955
Phenom X4 9550
Athlon64 X2 6000+
Pág. 6