Centro Universitario de Ciencias Exactas e Ingenierías

 UNIVERSIDAD DE GUADALAJARA CENTRO UNIVERSITARIO DE CIENCIAS EXACTAS E INGENIERÍAS MAESTRÍA EN CIENCIAS EN INGENIERÍA EN ELECTRÓNICA Y COMPUTACIÓN Tesis desarrollada por: Andrés Figueroa Flores En cumplimiento de los requisitos para la obtención del grado de Maestro en Ciencias Director: Dr. Juan José Raygoza Panduro Co-­‐Director: Dra. Susana Ortega Cisneros Tesis: Diseño de unidades aritméticas de alto desempeño para microprocesadores específicos Guadalajara, Jalisco, México. 2013 Resumen. En la presente tesis se presenta el desarrollo de unidades aritméticas con funciones determinadas para procesar un algoritmo específico, se presenta una aplicación para control de motores de trifásicos donde es necesario variar la frecuencia de operación del motor. La técnica de Modulación por Ancho de Pulso en Espacio Vectorial (SVPWM, Space Vector Pulse Width Modulation) se necesita para calcular los tiempos de activación de las salidas del algoritmo de siete pasos, que determina los patrones de las señales de salida que activan el inversor trifásico. En los primeros capítulos del documento se describen las funciones básicas de un microprocesador específico, así como las operaciones básicas y específicas necesarias para implementar unidades aritméticas de alto desempeño que se utilizan para procesar los datos de una aplicación como es el caso de la modulación SVPWM. Posteriormente se describe el funcionamiento de la modulación utilizada y la implementación del algoritmo SVPWM, se utiliza un microprocesador embebido en un dispositivo reconfigurable FPGA, así como el desarrollo de módulos en VHDL de un procesador específico en base a las unidades aritméticas propuestas para el procesamiento de dicho algoritmo, ambos diseños se implementan en un FPGA, con ambos métodos se realiza la modulación para el control de un motor trifásico, la ventaja con ambas implementaciones es la flexibilidad de hacer cualquier cambio necesario de hardware para implementar dicho algoritmo en el microprocesador embebido ó en los módulos en VHDL. Abstract. In the present thesis is presented the development of specific arithmetic units for processing a specific algorithm, is developed an application for three phase motor control with a variable frecuency operation. The Space Vectorial Pulse Width Modulation (SVPWM) permits to calculate seven-­‐step algorithm time for activate the system outputs; the output signal patterns control the tree phase inverter function. First’s document chapters describe dedicated microprocessor functions, basic and specific functions for high-­‐performance arithmetic units, how implement these units and process algorithm’s data in SVPWM modulation. The SVPWM operation and hardware algorithm implementation are described in the last part of document; hardware algorithm is implemented by embedded microprocessor and VHDL arithmetic modules for dedicated processor, reconfigurable FPGAs are used at both designs for controlling three phase motor, flexible implementation and fast hardware reconfiguration are advantages for the design. Universidad de Guadalajara | Resumen. v Índice Dedicatoria. .................................................................................................................................. iii Agradecimientos. .......................................................................................................................... iii Resumen. ....................................................................................................................................... v Abstract. ........................................................................................................................................ v Índice ........................................................................................................................................... vii Listas de Figuras ............................................................................................................................ xi Listas de Acrónimos ..................................................................................................................... xv Capítulo 1 Introducción al procesamiento de datos ...................................................................... 1 1.1 Antecedentes ................................................................................................................. 1 1.2 Planteamiento del Problema ......................................................................................... 4 1.3 Objetivos ........................................................................................................................ 8 1.3.1 Objetivo General .................................................................................................... 8 1.3.2 Objetivos Particulares ............................................................................................ 8 1.4 Justificación .................................................................................................................... 8 1.5 Hipótesis ........................................................................................................................ 9 1.6 Metodología ................................................................................................................... 9 1.7 Estructura de la Tesis ................................................................................................... 10 Capítulo 2 Arquitectura de Microprocesadores .......................................................................... 11 2.1 Microprocesador específico ó dedicado ...................................................................... 14 2.2 Microprocesador de propósito general ....................................................................... 15 2.2.1 2.3 Aritmética de punto flotante ....................................................................................... 22 2.3.1 2.4 Estructura del Microprocesador .......................................................................... 18 Operaciones aritméticas de punto flotante. ........................................................ 23 Aritmética Punto Fijo ................................................................................................... 24 2.4.1 Operaciones aritméticas de punto fijo. ................................................................ 25 2.4.2 Funciones trigonométricas. ................................................................................. 27 2.5 Dispositivos reconfigurables FPGAS ............................................................................. 27 2.5.1 Historia de los FPGAs ........................................................................................... 27 Universidad de Guadalajara | Índice vii 2.5.2 Arquitectura y Evolución de los FPGAs ................................................................. 30 2.5.3 Memorias embebidas en FPGAs ........................................................................... 34 2.6 Microprocesadores de Núcleo Flexible ........................................................................ 36 2.6.1 Softcores .............................................................................................................. 37 2.6.2 Microprocesador MicroBlaze. .............................................................................. 37 2.6.3 Microprocesador Nios II ....................................................................................... 39 Capítulo 3 Desarrollo de módulos específicos ............................................................................. 43 3.1 Multiplicadores ............................................................................................................ 43 3.1.1 Multiplicadores Paralelos ..................................................................................... 45 3.2 Divisores ....................................................................................................................... 50 3.3 Funciones trigonométricas ........................................................................................... 54 Capítulo 4 Aplicaciones ................................................................................................................ 67 4.1 Control de Motores Trifásicos ...................................................................................... 68 4.1.1 Motores ................................................................................................................ 68 4.1.2 Inversores Trifásicos ............................................................................................. 72 4.2 Técnicas de Modulación para Motores Trifásicos ........................................................ 75 4.2.1 Modulación por Seis Pasos (Six-­‐Step) ................................................................... 76 4.2.2 Modulación por Ancho de Pulso Senoidal (SPWM) .............................................. 80 4.2.3 Modulación por Ancho de Pulso en el Espacio Vectorial (SVPWM) ..................... 82 Capítulo 5 Implementación de módulos ...................................................................................... 99 5.1 5.1.1 Desarrollo de ecuaciones y programa en Matlab .............................................. 101 5.1.2 Resultados y Gráficas en MATLAB ..................................................................... 106 5.2 Implementación en Módulos VHDL .......................................................................... 113 5.2.1 Módulos SVPWM .............................................................................................. 114 5.2.2 Módulos trigonométricos .................................................................................. 161 5.2.3 Resultados en VIRTEX 5 ..................................................................................... 173 5.2.4 Motor trifásico .................................................................................................. 187 5.3 Desarrollo del algoritmo SVPWM .............................................................................. 100 Implementación en softcore NIOS II ......................................................................... 189 5.3.1 Implementación procesador NIOS II ................................................................. 190 5.3.2 Desarrollo algoritmo y programa en C .............................................................. 197 viii Índice | Universidad de Guadalajara 5.3.3 Resultados en NIOS II ......................................................................................... 207 Capítulo 6 Conclusiones ............................................................................................................. 221 6.1 Aportes del trabajo .................................................................................................... 221 6.2 Trabajo Futuro ........................................................................................................... 223 6.3 Artículos Publicados en Congresos. ........................................................................... 223 Apéndices .................................................................................................................................. 225 Apéndice A NIOS II ................................................................................................................ 225 A.1 Configuración de un núcleo de Nios II en Quartus .................................................... 231 A.2 Programar en C con Eclipse para Nios II. ................................................................... 242 Apéndice B Programas MATLAB ........................................................................................... 260 Apéndice C Plataformas FPGAs ............................................................................................. 263 C.1 Tarjeta DE0-­‐nano. ...................................................................................................... 263 C.2 Tarjeta DE2 ................................................................................................................ 265 C.3 Tarjeta ML506. ........................................................................................................... 267 C.4 Desarrollo Proyecto en ISE. ........................................................................................ 270 C.5 Implementación memorias embebidas ..................................................................... 275 Apéndice D Código Módulos VHDL. ...................................................................................... 281 Referencias. ............................................................................................................................... 305 Universidad de Guadalajara | Índice ix