Arquitectura de DSP

Arquitectura de DSP
Ing. Jerónimo F. Atencio
jerome5416@gmail.com
1
Introducción
2
Procesadores 0
-Ejecutar programas (instrucciones) almacenados en una
memoria.
-Realiza operaciones lógicas y aritméticas.
-Realiza operaciones de entrada/salida (I/O).
3
Procesadores 1
4
Procesadores 2
5
DSP 0 (Digital Signal Processor).
- Son procesadores
- Arquitectura orientada al procesamiento de señales
- Tienen hardware dedicado para procesamiento de señales
6
DSP 1 (Digital Signal Processor).
7
DSP 2 (Digital Signal Processor).
8
Características TMS320C6413
- 2-ns Instruction Cycle Time; 500-MHz Clock Rate
Dd
- Six ALUs (32-/40-Bit), Each Supports
-Single 32-Bit,
-Dual 16-Bit,
-Quad 8-Bit Arithmetic per Clock Cycle
-Two Multipliers
-Four 16 x 16-Bit Multiplies (32-Bit Results) per Clock
Cycle or
-Eight 8 x 8-Bit Multiplies (16-Bit Results) per Clock
Cycle
-Enhanced Direct-Memory-Access (EDMA) Controller (64
Independent Channels)
9
Características TMS320C6413
- 32-Bit External Memory
Dd
EPROM,
SDRAM, etc)
Interface
(EMIF)
(SRAM,
-16K-Byte L1P Program Cache(Direct Mapped)
-16K-Byte L1D Data Cache (2-Way Set-Associative)
-256K-Byte L2 Unified Mapped RAM/Cache [C6413]
(Flexible RAM/Cache Allocation)
-1M-Bit (128K-Byte) L2 Unified Mapped RAM/Cache
[C6410]
(Flexible RAM/Cache Allocation)
10
Características TMS320C6413
- Host-Port
Interface (HPI) [32-/16-Bit]
Dd
- Two Multichannel Audio Serial Ports (McASPs)
- Two Inter-Integrated Circuit (I2C) Buses
- Two Multichannel Buffered Serial Ports
- Three 32-Bit General-Purpose Timers
- Sixteen General-Purpose I/O (GPIO) Pins
-288-Pin Ball Grid Array (BGA) Packages (GTS and ZTS
Suffixes), 1.0-mm Ball Pitch
11
Que tratamos de resolver?
12
C64X CPU
13
10:03
13 de 25
Registros
14
10:03
14 de 25
Unidad Funcional L
- Comparaciones en 32/40bit (con y sin signo)
Dd
- Operaciones aritmeticas en 32/40bit
- Dos operaciones aritmericas en 16 bits
- Cuatro operaciones aritmericas en 8 bits
- Saturacion (32 bits)
- Operaciones logicas bit a bit en 32 bits
-Mínimo y máximo (8 y 16 bits)
-Desplazamientos, swap
15
Unidad Funcional S
- Operaciones
aritmeticas en 32/40bit
Dd
- Dos operaciones aritmericas saturadas en 16 bits
- Cuatro operaciones aritmericas saturadas en 8 bits
- Dos comparaciones en 16 bits
- Cuatro comparaciones en 8 bits
- Operaciones logicas bit a bit en 32 bits
-Desplazamientos
-Saltos
16
Unidad Funcional M
- Multiplicaciones
de (32 x 32)
Dd
- Dos multiplicaciones (16 x 16)
- Dos multiplicaciones (16 x 16) junto con una suma
- Cuatro multiplicaciones (8 x 8) junto con una suma
17
Unidad Funcional D
- Operaciones
sobre direcciones (direccionamiento
Dd
circular y lineal)
- Operaciones logicas bit a bit en 32 bits
- Carga de datos
18
Unidad Funcional Resumen
- M:DdMultiplicar y acumular
- L: Operaciones aritmeticas y logicas
- S: Operaciones aritmeticas, saltos y manipulacion de
bits
- D: Operaciones aritmeticas. Direccionamiento
Transferencia de datos.
19
SSR(Saturation Status Register)
20
10:03
20 de 25
Ejemplos de instrucciones
21
10:03
21 de 25
Ejemplos de instrucciones
22
10:03
22 de 25
C64X CPU
23
10:03
23 de 25
Data path A
24
10:03
24 de 25
Data path B
25
10:03
25 de 25
Data path
26
10:03
26 de 25
AMR (Adressing mode Register)
27
10:03
27 de 25
Storage
28
10:15
28 de 25
Load
29
10:16
29 de 25
Ejemplo producto punto
30
10:03
30 de 25
Ejemplo producto punto
31
10:03
31 de 25
Ejemplo producto punto
32
10:03
Optimización
33
10:22
OMAP
Texas Instruments
34
OMAP Device
35
10:03
35 de 25
POP (Package on Package)
36
10:03
36 de 25
Desarrollo con DSP: Costos
- Chip (25 – 100 USD)
- Kit (500 – 1000 USD)
-JTAG (1200 USD)
-Compilador (800 USD)
-Capacitación
-Tiempo de desarrollo
-Material de desarrollos (prototipos)
37
Preguntas
Page 38
Gracias por su atención
jerome5416@gmail.com
Page 39