Subido por ealbarracin

LogicaModular2

Anuncio
Sistemas Electronicos Digitales
o
2 Curso Ingeniería Técnica Industrial
Logica Modular II
José Luis Rosselló Sanz
Grupo de Tecnología Electrónica
Universitat de les Illes Balears
Índice
• Introducción
• Registros
• Contadores
– Contadores asíncronos
– Contadores síncronos
• Contadores MSI
Clasificación Circuitos Digitales
Circuitos Digitales
Combinacionales
Síncronos
Gobernados por
un reloj de sincronización
Secuenciales
Asíncronos
Sistema secuencial
Entradas
Salidas
Memoria
Registros de desplazamiento
y2
y3
Entrada
D
Q
D
Q
Q
y0
y1
D
Q
Q
Q
D
Q
Q
Reloj
Reloj
Entrada
y3..0
0000 1000 1100 0110
0011
1001 1100 1110
1111
0111 0011
Entradas en paralelo di
Entradas
Serie
DSL DSR
Control
Reloj
Salidas qi
Reloj
Control
Salidas
×
Reset
0
Memoria
qi
Desplazamiento izquierda
qi-1 , DSL
Desplazamiento derecha
DSR , qi-1
Carga en paralelo
di
74194
“Shift Register”
Bidireccional
Universal de 4 bits
74194 “Shift Register” Bidireccional
Universal de 4 bits
Clear*
Reloj
Bloque combinacional
Salidas
Entradas
Bloque Secuencial
Control
Tipos de contadores
• Diseñados como máquinas tipo Moore (la salida es
el estado)
• Síncronos
– Más fiables y rápidos
– Sin estados intermedios (glitches)
– Más grandes
• Asíncronos
– Más lentos
– Presentan glitches en las transiciones
– Más pequeños
Contadores con registros
S
y2
y3
D Set Q
D
Q
Q
D
Q
y0
y1
Q
D
Q
Q
Q
Reloj
Reloj
Set
y3..0
0000
1000
0100
0010
0001
1000
0100
Contadores “Twisted ring”
y2
y3
D
Q
D
Q
Q
D
Q
y0
y1
Q
D
Q
Q
Q
Reloj
Reloj
y3..0
0000
1000
1100
1110
1111
0111
0011
Linear Feedback Shift Register (LFSR)
D
Q
D
Q
Q
Q
Q
Reloj
1
2
Q
8
12
4
Generador de
números
pseudoaleatorios
D
14
9
0
3
15
7
6
11
13
10
5
D
Q
Q
Habilitación
Contador asíncrono
T
Q
T
Q
T
Q
T
Q
Entrada
Q
Q
Q
y0
Entrada
y1
Q
y2
y3
y0
y1
y2
y3
y3..0 0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
Habilitación
Contador asíncrono
T
Q
T
Q
T
Q
T
Q
Entrada
Q
Q
Q
y0
Q
y1
y2
y3
Entrada
y0
y1
y2
y3
y3..0 F
E
D
C
B
A
9
8
7
6
5
4
3
2
1
0
Contador asíncrono de módulo 10
1
1
T
Q
1
T
Q
1
T
Q
T
Q
Entrada
CLR Q
CLR Q
y0
CLR Q
y1
CLR Q
y2
y3
y0
y1
y2
y3
y3..0 0
1
2
3
4
5
6
7
8
9
A
0
Contador asíncrono: Inconvenientes
1
T
Q
T
Q
T
Q
T
Q
Entrada
Q
Q
y0
Q
y1
Q
y2
y3
4tp
y0
y1
y2
y3
y3..0
6
7
6 4 0
8
9
Ejemplo de funcionamiento
1
T
Q
T
Q
T
Q
Reloj
74HC138A
A2
A1
A0
Q0
Q1
Q2
Q3
Q4
E2
E1
E0
Q5
Q6
Q7
74138- Decodificador de 1 a 8
Reloj
y0
y1
y2
1
T
Q
T
Q
T
Q
74HC138A
Reloj
A2
A1
A0
Q0
Q1
Q2
Q3
Q4
E2
E1
E0
Q5
Q6
Q7
Solución “Strobing”
Reloj
y0
y1
y2
1
T
Q
T
Q
T
Q
74HC138A
Reloj
A2
A1
A0
Q0
Q1
Q2
Q3
Q4
E2
E1
E0
Q5
Q6
Q7
Problemas propuestos
• Diseña dos contadores, uno módulo-32 y
otro módulo 20 a partir del Flip-Flops JK
activos por flanco de bajada
• Calcula la frecuencia máxima a la que puede
operar un contador asíncrono de módulo-10
si el tiempo de retardo de cada uno de sus
Flip-Flops es de 20 nanosegundos
– (Supón que cada estado ha de ser estable durante
al menos medio ciclo de reloj)
Contadores síncronos
• Todos los Flip-Flops estan conectados al
mismo reloj
• Varian al unísono (sin presencia de glitches)
• Más rápidos
• Ocupan más area
Contadores síncronos
Lógica combinacional
T
Q
T
Q
Q
T
Q
Q
T
Q
Q
Q
Reloj
Contador síncrono
1
T
Q
T
Q
T
Q
T
Q
Reloj
Q
Q
Contador asíncrono
Q
Q
Contador binario síncrono
1
T
Q
y0
T
Q
Q
T
y1
Q
Q
T
y2
Q
Q
y3
Q
Reloj
y0
y1
y2
y3
y3..0 0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
Contador binario síncrono
y0
1
T
y1
Q
T
Q
y2
Q
T
Q
y3
Q
T
Q
Q
Q
Reloj
y0
y1
y2
y3
y3..0 F
E
D
C
B
A
9
8
7
6
5
4
3
2
1
0
Diagrama de estados contador BCD
u=1
0000 u=1
u=1 1001 u=0
u=0 0001 u=1
1000 u=0
u=1
u=0
u=0 0010
11-1
1-11
0111 u=0
u=1
0110
u=1
u=0
u=1
u=0 0011
u=0 u=0
0101
0100
u=1
u=1
Ejercicio: Implementa el circuito secuencial usando Flip-Flops tipo T
y*3 y*2 y*1 y*0
u=0
y1y0
y3 y2
0 0
0 1
1 1
0 0
1001
0000
0 1
0011
1 1
1 0
y*3 y*2 y*1 y*0
u=1
1 0
y1y0
y3 y2
0 0
0 1
1 1
1 0
0010
0001
0 0
0001
0010
0100
0011
0100
0110
0101
0 1
0101
0110
1000
0111
0000
0000
0000 0000
1 1
0000
0000
0000 0000
0111
1000
0000 0000
1 0
1001
0000
0000 0000
T3 T2 T1 T0
u=0
T3 T2 T1 T0
u=1
y1y0
y3 y2
0 0
0 1
1 1
1 0
y1y0
y3 y2
0 0
0 1
1 1
1 0
0 0
1001
0001
0001
0011
0 0
0001
0011
0111
0001
0 1
0111
0001
0001
0011
0 1
0001
0011
1111
0001
1 1
1100
1101
1111
1110
1 1
1100
1101
1111
1110
1 0
1111
0001
1011
1010
1 0
0001
1001
1011
1010
Contador UP/DOWN
•
•
•
•
T0=uy2y1y0+y3y2+y3y1+uy2y1y0+uy3y0
T1=uy2y1y0+uy3y1y0+y3y2+uy1y0
T2=uy3y2y0+uy3y2y0+uy1y0+y3y1+uy3y0
T3=y3+y0+y2y1
T
4b
u
Sistema
Combinacional
Reloj
T3..0
y
4b
y3..0
Contadores MSI
• 74161 Contador síncrono binario de 4 bits
con Reset asíncrono
• 74163 Contador síncrono binario de 4 bits
con Reset síncrono
• 74191 Contador binario de 4 bits Up/Down
Tablas de verdad
TC=1 si CET=1 y Q=F
PE
MR
CEP
CET
y0
y1
y2
y3
TC
y3..0 0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
Clear síncrono del 74163
PE
SR
CEP
CET
y0
y1
y2
y3
TC
y3..0 0
1
2
3
4
5
6
7
8
9
A
0
1
2
3
4
Clear asíncrono del 74161
PE
MR
CEP
CET
y0
y1
y2
y3
TC
y3..0 0
1
2
3
4
5
6
7
8
9 A 0
1
2
3
4
5
Contador BCD módulo 60
74F162
74F162
PE
D0
D1
Q0
Q1
D2
Q2
D3
Q3
CEP
CET
SR
TC
CP
Reloj
PE
y0
y1
y2
y3
D0
D1
Q0
Q1
D2
Q2
D3
Q3
CEP
CET
SR
TC
CP
y4
y5
y6
y7
Contador BCD módulo 60
y3..0 0
1
2
3
7
8
9
0
1
2
8
9
0
1
TC
y7...3
SR
0
0
1
5
0
2
Resumen
• Registros de desplazamiento
– Sirven como memoria
– Podemos implementar contadores al realimentarlos
• Contadores
– Asíncronos
• Con presencia de glitches
• Mas lentos
– Síncronos
• Ocupan más area
• Clear / Load
– Síncronos (Reseteamos o cargamos dato esperando al
flanco de reloj
– Asíncrono (Reseteamos o cargamos dato de forma
inmediata
Ejercicio propuesto
• El sensor de temperatura LM74 es un
dispositivo que, controlado por un reloj y una
señal de control (SC y CS*), proporciona el
valor de temperatura por el puerto de salida
(SO). A partir de contadores 74162, de
“shift-register” 74194 y de la lógica necesaria
diseñat un sistema que cada minuto haga una
lectura de la temperatura del sensor (8 bits) y
la coloque en los “shift-registers”.
Sensor de Temperatura LM74
Descargar