transparencias completo

LÓGICA CON DIODOS
Los primeros circuitos Lógicos se construyeron usando Diodos, pero no
eran integrados. El funcionamiento era el siguiente:
VCC
Si Vi = V(0) ⇒ D ON
Entonces Vo = Vγ + V(0)
R1
Vi
Si Vi = V(1) ⇒ D OFF
Entonces Vo = VCC R2 / (R 1 + R2)
Vo
- VD +
R2
Con más entradas:
Si V1 = V2 = V3 = V(1) ⇒ D OFF
Entonces Vo = VCC R2 / (R 1 + R2)
Si alguna entrada es V(0) ⇒ D ON
Entonces Vo = Vγ + V(0) ⇒ 0 Lógico
VCC
R1
V1
Vo
V2
V3
R2
Estamos ante una operación AND
Si “damos la vuelta” a los diodos la función que se realiza es una OR.
Si Vi = V(0) ⇒ D OFF y Vo = 0
Vi
Si Vi = V(1) ⇒ D ON y Vo = V(1) - Vγ
Si V1 = V2 = V3 = V(0) ⇒ D OFF
Entonces Vo = 0
Vo
+ VD -
R
V1
Vo
V2
V3
Si alguna entrada es V(1) ⇒ D ON
Entonces Vo = V(1) - Vγ ⇒ 1 Lógico
R
Es una lógica NO inversora, incapaz de implementar todas las funciones.
LÓGICA RTL
INVERSOR BIPOLAR:
VCC
Vo
Vo
Característica de Transferencia
Vo
RC
Vi
Vi
OFF
VOH
ZAD
RB
SAT
VOL
VIL
VIH
Vi
Si: RC = 1K, RB = 10K, βF = 70, VCC = 5V;
Entonces: VOH = 5V; VOL = 0.2V; VIH =1.5V; VIL = 0.7V, y los márgenes de
ruido NMH = 3.5V y NML = 0.5V.
Para poder realizar funciones lógicas se necesita un conjunto completo, y
con esta estructura podemos construir puertas NOR.
VCC
Características RTL:
(Valores típicos de Cat.)
RC
VCC = 3.6 V;
Vo
Fan-out: 3;
Tp= 12ns;
RB
RB
V1
V2
VOH = 1.03V; VOL = 0.2V;
VIH =0.8V; VIL = 0.65V;
Pm = 12mW
Funcionamiento:
• V1= 0 y V2= 0
⇒ T1 OFF y T2 OFF
• V1= VCC y V2= 0
⇒ T1 SAT y T2 OFF
• V1= VCC y V2= VCC ⇒ T1 SAT y T2 SAT
⇒ Vo ≅ VCC
⇒ Vo = VCE(SAT)≅0.2V
⇒ Vo = VCE(SAT)≅0.2V
Esta primera familia integrada cayó en desuso por lentos.
LÓGICA DTL
Ideada en 1962, ya en desuso. Se trata de un circuito AND de diodos y
resistencias con un inversor a la salida.
VCC
VCC
R3
R1
Vo
D1
D2
D3
B
Vi
A
- VD +
R2
VBB
Caso práctico: R1 = 2K, R2 = 5K, R3 = 4K, VCC = 4V, VBB = -2V;
Se comprueba que:
• Vi = V(0) ⇒ D1 ON y T OFF
⇒ Vo ≅ VCC
• Vi = V(1) ⇒ D1 OFF y T SAT
⇒ Vo = VCE(SAT)≅0.2V
En 1964 aparece una modificación:
Aquí T funciona entre
ZAD y OFF y T entre
SAT y OFF
VCC=5V
D1
Vi
VCC=5V
1.75K
2K
6K
T1 D
2
Vo
T2
5K
NAND DTL
Características DTL: (Valores típicos de Cat.)
VCC = 5 V;
Fan-out: 8;
Tp= 65ns;
VOH = 2.6V; VOL = 0.2V; VIH =2V; VIL = 0.4V;
Pm = 15mW
LÓGICA TTL
Entre 1966 y 1985 la más usada. Aparece para corregir problemas de
retraso en las operaciones de las DTL:
§ Retraso de propagación en el cambio 0-1 a la salida.
En dicha transición T2 debe pasar de saturación a corte, para ello se
descarga la base a través de la resistencia de 5K.
§ El tiempo de subida es mayor que el tiempo de bajada:
TLH (grande) > THL
TLH (transición de subida)
6K
(Transición de bajada) THL
I
6K
Vo
Vo
T2
CL
T2
CL
I
La Lógica TTL corrige el problema con dos etapas,
Circuito de Entrada
Circuito de salida
I
Vo
T1
Vi
I
CL
En la entrada ponemos un transistor que hará la transición más rápida y en
la salida se colocan dos transistores para que en ambas transiciones de
salida conduzca un transistor.
TTL BÁSICA
R1
Si Vi = V(0)
⇒ T1 ZAD o SAT
⇒ T2 CORTE
⇒ Vo ≅ VCC = V(1)
R2
Vo
Vi
Si Vi = V(1)
⇒ T1 ZAI (¡ATENCIÓN!)
⇒ T2 SAT
⇒ Vo ≅ VCE(SAT) = V(0)
T1
T2
NAND TTL
TTL STANDARD (NAND)
Se introduce una etapa de salida denominada TOTEM-POLE.
R1
4K
R3
R4
1.6K
130
T4
T1
V1
T2
V2
Vo
R2
T3
Características TTL (54/74):
(Valores típicos de Cat.)
VCC = 5 V;
Fan-out: 10;
Tp= 10ns;
VOH = 3.5V; VOL = 0.2V;
VIH =1.5V; VIL = 0.5V;
Pm = 10mW
1K
La etapa Tótem-pole hace que en la salida se den estas situaciones:
§ Vo = V(0) ⇒ T3 SAT y T4 OFF
§ Vo = V(1) ⇒ T3 OFF y T4 ZAD
Con el diodo se asegura que T4 esté en corte en la situación del cero lógico
de salida
CARACTERÍSTICA DE TRANSFERENCIA TTL
Vo
VOH
VOL
VIL
T1
T2
T3
T4
SAT
OFF
OFF
ZAD
ZAD
ZAD
OFF
ZAD
Vi
VIH
SAT
ZAD
ZAD
ZAD
ZAI
SAT
SAT
OFF
PUERTAS EN TECNOLIGÍA TTL
PUERTA AND
PUERTA NOR
A
B
A
F=A⋅B
B
F=A+B
ETAPAS DE SALIDA TTL
Frente a capacidad de interconexión de distintas salidas en las familias RTL
y DTL, la TTL presenta un gran inconveniente.
La etapa de salida de una RTL o una DTL
consiste básicamente en un transistor y
una R, esto permite conectar la salida de
dos puertas sin degradación de estados:
Con salida 00
6K
Vo
T1
⇒ T1 SAT y T2 SAT
⇒ Vo = V(0)
Con salida 01 (10) ⇒ T1 SAT y T2 OFF
⇒ Vo = V(0)
Con salida 11
⇒ T1 OFF y T2 OFF
⇒ Vo = V(1)
6K
La operación lógica que realiza es una AND.
A esto se le denomina cableado lógico y
ahorra un considerable número de puertas.
En la standard TTL no es posible hacerlo, se
proponen dos soluciones:
T2
COLECTOR ABIERTO:
Se prescinde del Totem-pole, perdiendo sus ventajas. Hay que usar una
resistencia entre VCC y la unión de los Colectores.
PUERTA TRI-ESTADO:
Para
aprovechar
las
ventajas de la etapa Totempole, se introduce una señal
de control de manera que
inhiba el funcionamiento
de la puerta:
Si E=V(1) no funciona.
Si E=V(0) toda la corriente
fluye por el nuevo diodo y
corta los transistores de
Salida.
R3
R1
R4
T4
T1
V1
T2
V2
E
Vo
R2
1K
T3
LÓGICA ECL
Son los circuitos Lógicos Bipolares más rápidos debido a:
§ Los transistores no se saturan
§ Existe poca diferencia entre los niveles lógicos de tensión
ESTRUCTURA BÁSICA DE UNA PUERTA ECL
VCC
Par Diferencial
(Conmutador de
Corriente)
VN
V1
RC2
RC1
Vo2
Vo1
T2
T1
VR
IEE
Operación lógica:
-VEE
Si alguna entrada i está a nivel alto:
Vi > VR ⇒ Ti ON y T2 OFF ⇒ Vo1 = V(0) y Vo2 = V(1).
Si todas las entradas están a nivel bajo:
Vi < VR ⇒ Ti OFF y T2 ON ⇒ Vo1 = V(1) y Vo2 = V(0).
En la salida Vo1 se realiza la operación NOR y en la Vo2 la operación OR.
La operación lógica se fundamenta en la conmutación de intensidad entre
ambos lados del par diferencial.
IE2 IE1
IE2
IE1
IEE
IEE/2
-4VT
0
4VT
Vi -VR
FORMACIÓN DE UNA PUERTA BÁSICA
En la estructura general se precisan 3 fuentes de Suministro de energía
(VCC, VEE y VR).
Lo interesante es tener una sola VEE(-5.2V).
1. En lugar de conectar a VCC conectamos a Tierra.
2. Sustiruyendo VR por un circuito que proporcione ese valor a partir
de VEE.
R7
907K
T4
D1
VR
D2
R6
6.1K
R8
4.98K
-VEE
Así mismo la fuente de intensidad IEE puede construirse de la forma más
simple con una resistencia. (se pueden usar soluciones mejores).
GND
R2
245
V’02
R1
220
V’01
Vi
T2
T1
R4
50K
VR
VE
R3
779
-VEE
Para terminar, a la estructura básica se
le añade un circuito desplazador de
nivel, para asegurar el funcionamiento
de los transistores en el par diferencial.
V’02
T6
R
50
V02
-VEE
PUERTA BÁSICA OR-NOR ECL (10K)
GND
R2
R1
R7
T6
OR
T4
VB
D1
VA
T3
T1
T2
VR
R4
NOR
D2
R6
R5
T5
R8
R3
-VEE
Características ECL (10K):
(Valores típicos de Cat.)
VEE = -5.2 V;
Fan-out: 10;
Tp= 2ns;
VOH = -0.9V; VOL = -1.74V;
VIH =-1.22V; VIL = -1.42V;
Pm = 24mW
Problemas de ECL (10K):
Variación con la Temperatura
VR ↔ 1.1 mV/ºC
VO(0) ↔ 0.6 mV/ºC
VO(1) ↔ 1.5 mV/ºC
Para resolver los problemas de la ECL (10K) aparece una serie ECL más
rápida, con aproximadamente los mismos valores lógicos, pero con un
mayor consumo de potencia.
Serie ECL (100K):
Valores típicos
VEE = -4.5 V;
Tp= 0.75 ns;
Pm = 40 mW;
Serie ECL (100K):
Variación con la Temperatura
VR ↔ 0.1 mV/ºC
VO(0) ↔ 0.1 mV/ºC
VO(1) ↔ 0.1 mV/ºC
Para conectar dispositivos basados en ECL con dispositivos basados en
TTL se usan Circuitos Transductores (convierten un valor eléctrico en
otro).
Vi
Transductor
ECL-TTL
Vo
OTRAS LÓGICAS BIPOLARES
LÓGICA HTL (LÓGICA DE UMBRAL ELEVADO)
Está basada en DTL. Tiene un margen de ruido muy alto. Útil en ambientes
con mucha interferencia electromagnética.
VCC=15V
VCC=15V
3K
Di
12K
A
T1
Vo
D2
B
T2
5K
D2 es un zener de 6.9 V.
LÓGICA I2L (LÓGICA DE INYECCIÓN INTEGRADA)
Es la opción bipolar para el caso de gran escala de integración (LSI-VLSI).
Fue desarrollada por Philips e IBM en los años 70 y desplazada por el uso
de tecnologías CMOS. Ahora se está usando en BiCMOS.
CIRCUITO I2L BÁSICO
VCC
VCC
C1
C2
C3
Vi
Vi
C1
C2
C3