PLD – PAL – CPLD

INTRODUCCION A LOS PLD – PAL – CPLD
AUTOR: Cavallero, Rodolfo Antonio. rcavallero@scdt.frc.utn.edu.ar
Los PLD (Programable Logic Devices) fueron introducidos en la década del 70. Los PLD
son chips de propósitos generales para implementar circuitos lógicos – Un PLD puede usarse
como una caja negra que contiene compuertas lógicas y llaves programables, tal como se
observa en la Fig. 1
Existen varios tipos de PLDs disponibles comercialmente. El primero de ellos fue un
Programable Logia Array (PLA), cuya estructura se observa en la Fig. 2
x1 x2
FUNCIONES
LOGICAS
y
LLAVES
PROGRAMABLES
Input buffer
and
inverters
x1 /x1
Fig. 1
xn
xn /x1
AND plane
P1
OR plane
Pk
f1
fm
Fig. 2
Basada en la idea de que una función lógica puede ser realizada como una SUMA DE
PRODUCTOS, una PLA, comprende un conjunto (arreglo – array) de compuertas AND que
alimentan un arreglo de compuertas OR – Un esquema circuital se muestra en la Fig.3.
En esta figura se observa que cada entrada a la compuerta AND se puede programar (conectar
o nó). El circuito está diseñado para que una entrada no conectada no afecte el
funcionamiento de las compuertas. Si observamos los conexionados realizados en la Fig. 3,
notamos que:
_
__
P1 = x1 x2 ; P2 = x1 x3 ; P3 = x1x2x3 ; P4 = x1x3 , por lo que
_
__
f1 = P1 + P2 + P3 = x1 x2 + x1 x3 + x1x2x3
Una PLA típica tiene 16 entradas y 8 salidas
El esquema de la PLA dado en la Fig. 3 no es aconsejable cuando se trabaja con mayor
número de entradas/salidas . En su lugar utilizamos el esquema dado en la Fig. 4
Figura 3
Figura 4
PAL
Como hemos visto en las PLAs ambos arreglos (planos AND y OR) son programables. Esto
tiene dos dificultades para el fabricante. En primer lugar es de fabricación compleja por la
cantidad de llaves , por otro lado son poco veloces. Este problema los llevo a mejorar el
diseño y desarrollaron un dispositivo de arreglo AND programable y OR fijo. Esta estructura
se denomina Programmable Array Logic. La PAL ofrece menos flexibilidad que la PLA
debido a que tiene un arreglo fijo (OR). La PLA permite hasta 4 terminos producto por
compuerta OR, mientras que la PAL solo 2. Ello se observa en la Fig. 4
Figura 4
En muchas PAL se agregan circuitos extras a cada salida OR, para proveer una mayor
flexibilidad. Este circuito adicional a la salida OR se la denomina MACROCELL, se muestra
en la Fig. 5
CPLD
Las PAL y PLA son útiles para implementar una gran variedad de pequeños/medianos circuitos
digitales (Entradas mas salidas que no superen el numero de 32).
Cuando se requiere mayor cantidad de entradas/salidas se recurre a un CPLD (Complex
Programmable Logic Devices)
SELECT
ENABLE
FLIP-FLOP
S
D
Q
MUX
BUFFER
Ck
Al plano AND
Figura 5 -
MACROCELL
Figura 6
Un CPLD comprende múltiples bloques en un único chip con recursos de cableado interno
para conectar los bloques. Cada bloque es similar a una PLA o PAL, por lo que en el esquema
de la Fig. 6 nos referimos a cada block como PAL – like block
En la Fig 7 se observa un ejemplo interconexionado
Figura 7
El PAL-like block incluye 3 MACROCELLS ( CPLD reales tienen cerca de 16 MACROCELLS
en una PAL-like block), consistente en una compuerta OR de 4 entradas (real de 5 a 20
entradas) . Cada salida de la compuerta OR se conecta a una entrada XOR. La MACROCELL
incluye FF, Mux y Buffer de salida con tercer estado. Los cables de interconexión
(interconexión wires) contienen llaves programables que se utilizan para la conexión de los
PAL-like blocks. El tamaño de las CPLD va de 2 a 100 PAL-like block.
BIBLIOGRAFÍA
Titulo: Fundamentals of Digital Logic with VHDL Design
Autores: Stephen Brown, Zvonko Vranesic
Ed. Mc Graw Hill
www.xilinx.com
www.altera.com