Medida en corriente alterna de temperaturas criogénicas con alta

Anuncio
Autorizada la entrega del proyecto del alumno:
Bruno Samaniego López
.
EL DIRECTOR DEL PROYECTO
Jordi Catalán Morros
Fdo.: …………………… Fecha: ……/ ……/ ……
Vº Bº del Coordinador de Proyectos
Álvaro Sánchez Miralles
Fdo.: …………………… Fecha: ……/ ……/ ……
UNIVERSIDAD PONTIFICIA COMILLAS
ESCUELA TÉCNICA SUPERIOR DE INGENIERÍA (ICAI)
INGENIERO INDUSTRIAL
PROYECTO FIN DE CARRERA
MEDIDA EN CORRIENTE ALTERNA
DE TEMPERATURAS CRIOGÉNICAS
CON ALTA PRECISIÓN PARA
EQUIPOS ESPACIALES
AUTOR: SAMANIEGO LÓPEZ, BRUNO
MADRID, Junio de 2007
Resumen
MEDIDA EN CORRIENTE ALTERNA DE TEMPERATURAS
CRIOGÉNICAS CON ALTA PRECISIÓN PARA EQUIPOS
ESPACIALES
Autor: Samaniego López, Bruno.
Director: Catalán Morros, Jordi.
Entidad Colaboradora: EADS – Astrium - CRISA
RESUMEN DEL PROYECTO
La tecnología espacial actual mide la temperatura en el espacio empleando
una corriente continua. Sin embargo, cuando se aproxima al cero absoluto, la
necesaria disminución de la corriente para evitar el autocalentamiento del sensor
se encuentra con el problema del ruido, llegando un límite en que la señal no es
interpretable.
La solución propuesta en este proyecto es la de emplear una corriente
alterna. Esto supone mejoras en dos aspectos: reducción del autocalentamiento,
empleando una señal sinusoidal de valor medio nulo, y mayor facilidad en el
tratamiento de la señal pudiendo trabajar en el dominio de la frecuencia. En este
proyecto, el diseño tendrá como objetivo obtener una corriente que atraviese el
sensor de valor 1uA con vistas a que en el futuro sea aún menor. Se realizó un
estudio para determinar la frecuencia de dicha sinusoidal, resultando 20 Hz como
la más adecuada para evitar problemas con el ruido.
Se pasó entonces a diseñar la arquitectura necesaria para disponer de una
señal de estas características. De cada etapa se ha obtenido su error teórico a fin
de vida en la medida a través de un WCA (Worst Case Analysis, un análisis de
peor caso) así como su implantación real en un circuito. Las etapas se muestran en
la figura adjunta. Cabe destacar la importancia de la fuente de corriente, la cual se
basa en una configuración Howland. La característica principal de esta fuente es
la estabilidad de la señal en torno a su valor medio nulo, ya que de forma
dinámica anula cualquier offset introducido por los operacionales de la misma,
fundamental para evitar el autocalentamiento o el recorte de la señal a la hora de
digitalizarla.
Posteriormente, se emplea un algoritmo de calibración que permite reducir
el error considerablemente. El algoritmo emplea el sistema de medida
ratiométrica, utilizando para medidas alternativas las resistencias de calibración.
Se consigue así que el error final sea del 0,05%, correspondiente al error de la
resistencia de calibración elegida.
Como desarrollos futuros, se plantean en el proyecto posibles vías de mejora
de la fuente de corriente así como una base para el tratamiento de la señal
obtenida, incluyendo filtros paso-banda y distintos algoritmos que permitan
obtener la temperatura medida con la mayor exactitud posible.
Abstract
HIGH PRECISION MEASUREMENT OF CRYOGENIC
TEMPERATURES WITH SENSORS USING ALTERNATING
CURRENT IN SPACE SHUTTLES
Current space technology measures temperature in outer space using direct
current. Nevertheless, when approaching temperatures near absolute zero, the
need to reduce current in order to avoid the sensor’s self-heating creates a
problem with undesired noise. It reaches a level in which the signal is no longer
interpretable.
The solution suggested in this project is to use alternating current. This
implies improvements in two aspects: self-heating reduction by using a sinusoidal
signal with no average value, and greater ease to treat signals, giving the
possibility of working in the frequency domain. In this project, the design’s
objective is to obtain a current of 1uA across the sensor, with the idea of further
reduction in the future. An analysis was done to determine the frequency of the
sinusoidal, obtaining 20 Hz as the most adequate one to avoid noise problems.
The next step was to design the architecture necessary to have a signal of
such characteristics in disposal. The final theoretical error in the measurement of
each stage was obtained using the WCA (Worst Case Analysis) as well as its real
implantation in a circuit. The stages are shown in the enclosed figure. The current
source is especially important and is based is Howlands´s configuration. The
source’s main characteristic is the stability of the signal around the zero-value,
since any offset introduced by its operationals is cancelled by itself dynamically.
This is fundamental to avoid the self-heating or the signal’s cutting off when
being digitalised.
Subsequently, a calibration algorithm which considerably reduces errors is
applied. The algorithm uses the ratiometric measuring system and some
calibration resistors for alternative measurements. Consequently, a final error of
only 0.05% is obtained, corresponding to the error of the calibration resistor
chosen.
In the project, possible ways of improving the source of current, as well as a
base of how to treat the signal obtained, are presented as future developments.
These include band-pass filters and different algorithms which allow temperatures
to be measured with the maximum possible accuracy.
Agradecimientos
A Jordi Catalán, director de este proyecto, por su paciencia y entrega a la hora de
enseñar y motivarme en esto de la electrónica espacial.
A Fernando 'Tato' García, tío y padrino, que me inició y me hizo descubrir la
pasión por el mundo de la electrónica cuando aún era un niño.
A mi familia, por su constante apoyo y todos los cafés preparados durante la
elaboración de este proyecto.
Entidades colaboradoras
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
Índice de contenido
Resumen...................................................................................................................4
Abstract.................................................................................................................... 7
Agradecimientos...................................................................................................... 9
Entidades colaboradoras.......................................................................................... 9
1 Introducción....................................................................................................... 15
1.1 Orígenes..................................................................................................... 15
1.2 Estudio de las tecnologías existentes......................................................... 18
1.3 Motivación del proyecto............................................................................ 19
1.4 Objetivos.................................................................................................... 20
1.5 Metodología y solución desarrollada......................................................... 21
1.6 Recursos y herramientas empleadas...........................................................22
2 Arquitectura....................................................................................................... 23
2.1 Descripción general....................................................................................23
2.2 Esquema detallado..................................................................................... 25
3 Descripción del diseño eléctrico........................................................................ 26
3.1 Generador de onda sinusoidal - DAC........................................................ 26
3.1.1 Divisor de tensión...............................................................................29
3.2 La fuente de corriente.................................................................................31
3.2.1 Introducción y necesidades................................................................ 31
3.2.1.1.1 Corriente de polarización de entrada y corriente de offset. 33
3.2.1.1.2 Tensión de Offset .............................................................. 34
3.2.1.1.3 Efecto de las intensidades de polarización y de la tensión de
offset................................................................................................... 35
3.2.1.1.4 Consumo............................................................................. 37
3.2.1.1.5 Elección del operacional: el OP-27A..................................38
3.2.2 La configuración Howland................................................................. 38
3.2.3 Topología de la fuente de corriente empleada....................................42
3.2.3.1.1 Fuente A.............................................................................42
3.2.3.1.2 Fuente B............................................................................. 43
3.2.3.1.3 Comparación y elección.....................................................46
3.3 Sensor resistivo.......................................................................................... 48
3.3.1 Necesidades del sensor....................................................................... 48
3.3.2 Tipos de sensores y fabricantes.......................................................... 48
3.3.2.1.1 Sensor de Rhodium-Iron..................................................... 51
3.3.2.1.2 Sensor Cernox..................................................................... 52
3.3.2.1.3 Sensor de Germanio............................................................ 53
3.3.2.1.4 Sensor de óxido de Ruthenium........................................... 54
3.3.2.1.5 Conclusión y elección:........................................................ 54
3.4 Resistencias de calibración y multiplexores.............................................. 55
3.5 Filtro Paso-Bajo......................................................................................... 57
3.6 Amplificador de instrumentación...............................................................58
10
3.6.1 Breve introducción teórica................................................................. 59
3.6.2 Necesidades previstas.........................................................................61
3.6.3 Análisis de WC...................................................................................64
3.7 Convertidor A-D........................................................................................ 65
3.7.1 Tensiones necesarias.......................................................................... 67
3.7.2 Conexión de la entrada de la señal..................................................... 68
3.7.3 Conexión con los pines externos........................................................ 68
3.8 Otros aspectos del diseño........................................................................... 69
3.8.1 Filtro de alimentación.........................................................................69
3.8.2 Reloj del Convertidor ADC................................................................71
3.9 Error total................................................................................................... 72
3.10 Aspectos particulares para un futuro desarrollo.......................................73
4 Descripción del procesado de la señal............................................................... 75
4.1 Características de la señal.......................................................................... 75
4.2 Algoritmo de calibración........................................................................... 77
4.2.1 Teoría de la medida ratiométrica........................................................77
4.2.2 Algoritmo a emplear...........................................................................79
4.3 Tratamiento digital de la señal................................................................... 81
4.3.1 Filtrado digital de la señal.................................................................. 81
4.3.2 Algoritmo para la obtención final de la temperatura..........................82
5 Resultados y conclusiones................................................................................. 83
Anexos................................................................................................................... 85
11
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
Índice de tablas
Table 1: Valores de las resistencias del divisor de tensión....................................30
Tabla 2: Datos de los parámetros más significativos para el OP-27A y el OP400A.......................................................................................................................38
Table 3: Comparación de la respuesta según la fuente empleada..........................47
Tabla 4: Lista comparativa de Lakeshore de diferentes sensores de temperaturas
criogénicas............................................................................................................. 49
Tabla 5: Lista de sensores que pueden trabajar por debajo de 1K.........................50
Table 6: WC de los multiplexores y el switch....................................................... 56
Tabla 7: Valores de las resistencias empleadas en el Amplificador de
Instrumentación..................................................................................................... 64
Tabla 8: Resultados del WCA del amplificador de instrumentación.....................64
Table 9: Descripción de la conexión de los pines del ADC 7809LP.....................66
Tabla 10: Análisis de WC total..............................................................................73
12
Índice de ilustraciones
Ilustración 1: Dibujo del IRAS.............................................................................. 15
Ilustración 2: Diagrama del ISO (Infrared Space Observatory) de la ESA, lanzado
en 1995...................................................................................................................17
Ilustración 3: Esquema general de las etapas necesarias....................................... 24
Ilustración 4: Esquema detallado de las etapas y arquitectura necesarias para el
dispositivo de medida............................................................................................ 25
Ilustración 5: Esquema de conexión de la generación de la señal......................... 27
Ilustración 6: Salida típica de un DAC con una entrada de impulsos....................28
Ilustración 7: Circuito del divisor resistivo............................................................30
Ilustración 8: Entrada y salida de la fuente de corriente........................................31
Ilustración 9: Esquema de una fuente de corriente controlada por tensión........... 32
Ilustración 10: Símbolo de Amplificador Operacional..........................................32
Ilustración 11: Modelo de intensidades de un amplificador operacional real....... 34
Ilustración 12: Modelo de tensión de offset en un amplificador operacional real.35
Ilustración 13: Circuito básico a estudiar.............................................................. 35
Ilustración 14: Circuito equivalente con amplificador ideal..................................36
Ilustración 15: Configuración básica de Howland................................................39
Ilustración 16: Primer caso de superposición, donde se anula v2......................... 39
Illustration 17: Segundo caso de superposición, donde se anula v1...................... 40
Ilustración 18: Fuente A........................................................................................ 43
Ilustración 19: Fuente B.........................................................................................44
Ilustración 20: Detalle de los condensadores de la Fuente B................................ 45
Ilustración 21: Sensores de Rhodium-Iron............................................................ 51
Ilustración 22: Valores típicos de resistencia........................................................ 51
Ilustración 23: Valores típicos de sensibilidad...................................................... 51
Ilustración 24: Sensores Cernox............................................................................ 52
Ilustración 25: Valores típicos de resistencia........................................................ 52
Ilustración 26: Valores típicos de sensibilidad...................................................... 52
Ilustración 27: Sensores de Germanio................................................................... 53
Ilustración 28: Valores típicos de resistencia........................................................ 53
Ilustración 29: Valores típicos de sensibilidad...................................................... 53
Ilustración 30: Sensor de óxido de Ruthenium...................................................... 54
Ilustración 31: Valores típicos de resistencia........................................................ 54
Ilustración 32: Valores típicos de sensibilidad...................................................... 54
Ilustración 33: Conexión de los muxes y demuxes con las resistencias................ 55
Ilustración 34: Esquema y conmutador equivalente de un multiplexor de 2 a 1... 55
Ilustración 35: Esquema de funcionamiento de un switch de una entrada y una
salida...................................................................................................................... 56
Ilustración 36: Filtro RC Paso-Bajo.......................................................................57
Ilustración 37: Diagramas de Bode del Filtro Paso Bajo según el modo.............. 58
13
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
Ilustración 38: Circuito de un amplificador de instrumentación........................... 59
Ilustración 39: Modelo y pines de conexión del ADC7809...................................65
Ilustración 40: Diseño de los divisores de tensión de 15V a 5V y 2,5V............... 67
Ilustración 41: Detalle del divisor de tensión de 15V a 5V................................... 67
Ilustración 42: Modo de conexión de la entrada bipolar ±5V............................... 68
Ilustración 43: Conexión del ADC con los pines externos.................................... 69
Ilustración 44: Vista superior del componente OP-27A........................................ 70
Ilustración 45: Esquema de conexión del oscilador y los divisores de frecuencia 72
Ilustración 46: Ruido blanco (densidad espectral de potencia de valor constante)
............................................................................................................................... 76
Ilustración 47: Ruido rosa (densidad espectral de potencia proporcional al inverso
de la frecuencia).....................................................................................................76
Ilustración 48: Ruido en función de la frecuencia de un OP-27A......................... 76
Ilustración 49: Esquema de una medida ratiométrica estándar con dos referencias
de un sensor resistivo............................................................................................. 78
Ilustración 50: Esquema del sensor y de los errores presentes.............................. 79
Ilustración 51: Filtrado teórico.............................................................................. 81
14
1 Introducción
L
a primera pregunta que cabe hacerse al leer el título de este
proyecto es, en primer lugar qué es una temperatura criogénica, y
en segundo lugar, para qué es necesaria en equipos espaciales. Se
tratará de responder en esta introducción a través de ejemplos históricos, donde se
verán las tecnologías empleadas hasta ahora así como sus carencias. A
continuación, se definirán los objetivos de este proyecto, así como la metodología
seguida.
1.1 Orígenes
Generalmente denominamos temperatura criogénica a aquella que se
encuentra por debajo de la temperatura de ebullición del aire líquido (cercana a
los 80K), aunque según la XIII Conferencia del Instituto Internacional del Frío de
1971, dicha temperatura quedó fijada en 120K. Por tanto, siempre que hablemos
de temperaturas por debajo de 120K nos
estaremos
refiriendo
a
temperaturas
criogénicas. Estas fueron descubiertas a
principios
del
siglo
XX,
cuando
se
empezaron a comprimir gases como el
oxígeno
y
nitrógeno,
los
cuales
se
encuentran a temperaturas criogénicas en
estado líquido[1], entonces se dieron cuenta
Ilustración 1: Dibujo del IRAS
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
que los materiales de los recipientes mejoraban sus propiedades físicas
considerablemente.
En la década de 1970, astrónomos de todo el mundo comenzaron a
considerar la posibilidad de colocar un telescopio infrarrojo en un satélite en
órbita alrededor de la tierra. Dicho satélite estaría situado por encima de la
atmósfera y podría observar el cielo a las longitudes de onda del infrarrojo lejano,
difíciles de detectar desde la tierra, debido precisamente a la atmósfera[2].
Ya en 1977, Países Bajos, Estados Unidos y Gran Bretaña emprendieron un
proyecto de colaboración internacional para desarrollar el IRAS (Infrared
Astronomical Satellite)[3]. El equipo estadounidense fabricó el telescopio, los
detectores y el sistema de enfriamiento. Los británicos construyeron la estación de
rastreo terrestre del satélite y el centro del control. El equipo holandés tuvo a su
cargo la nave espacial, incluidos los ordenadores de a bordo y el sistema de
guiado.
La construcción de un telescopio infrarrojo espacial demanda mucho
esfuerzo. Después de muchos años de intenso trabajo y tras superar numerosas
complicaciones, el IRAS fue lanzado con éxito el 25 de enero de 1983. El
telescopio contenía un tanque térmico o dewar, con 440 litros de helio líquido y
62 detectores. Todo el telescopio fue enfriado a una temperatura de unos pocos
grados por encima del cero absoluto, para impedir que emitiera ondas infrarrojas e
interfiriese las observaciones. Un telescopio espacial debe estar más frío que los
objetos que debe observar. Y aquí es donde entran en juego las temperaturas
criogénicas dentro de los equipos espaciales, en la observación del espectro
infrarrojo a través de satélites. Pero ¿por qué un telescopio enfriado a pocos
grados por encima del cero absoluto aísla la medida de otras ondas infrarrojas?
16
Orígenes
Ilustración 2: Diagrama del ISO (Infrared Space
Observatory) de la ESA, lanzado en 1995
Todo objeto emite radiación infrarroja, y la emisión depende de su
temperatura, siendo la emisión proporcional a la cuarta potencia de la
temperatura. Así pues, objetos muy fríos tienen su máximo de emisión a las
longitudes de onda infrarrojas. Para poder detectar esta radiación debemos de
enfriar el telescopio, tanto el espejo como los instrumentos científicos como los
sensores, a temperaturas inferiores a los objetos que estamos observando, y
protegerlos de la propia emisión infrarroja de los otros elementos que conforman
el satélite como pueden ser baterías o sistemas de control.
Cuando los detectores se encuentran en el espacio el problema se complica,
sobre todo el método a utilizar para lograr esas temperaturas tan bajas, y además
sobre cuánto tiempo se pueden mantener esas condiciones.
Es cierto que en el espacio profundo, lejos de la radiación estelar, la
temperatura de un cuerpo alcanzaría una temperatura del orden de 3 K, la
temperatura de radiación del fondo cósmico. Pero en órbitas en las cercanías de la
Tierra existen diferentes fuentes de radiación, como son la propia Tierra, el Sol, y
la Luna, que contribuyen a aumentar la temperatura del satélite. El desafío
tecnológico es alcanzar la temperatura mas baja posible y conservarla, para lo
cual hay varios mecanismos posibles.
Para enfriar en el espacio se dispone de tres opciones. Una es por
17
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
enfriamiento pasivo, utilizando radiadores para que envién radiación al espacio,
pero esto limita la temperatura a alrededor de 80 a 100 K, dependiendo de la
posición.
Una segunda opción para lograr enfriar la instrumentación de un satélite
dedicado a observaciones infrarrojas, es utilizar un dispositivo mecánico, que
mantenga la temperatura baja y constante. En esencia, una idea similar al motor
de una nevera. Sin embargo, esta solución requiere un sistema confiable que
funcione en un ambiente en el cual no es posible una reparación fácil en caso de
un problema mecánico. Un dispositivo enfriado, conocido como "cryocooler",
actúa en un circuito termodinámicamente cerrado que bombea calor de un medio
frío a un medio caliente. Aunque estos refrigeradores son comunes en laboratorios
y plantas industriales, esta tecnología todavía no está desarrollada lo suficiente
para trabajar con alta fiabilidad en el espacio, es decir, su vida media antes de un
fallo es relativamente corta.
Finalmente queda la opción de llevar directamente el refrigerante al espacio,
manteniéndolo durante un largo tiempo en un recipiente para evitar su
evaporación. Dicho refrigerante será un material, como no, criogénico. Depende
de la temperatura que se quiere obtener se empleará uno u otro material. El
nitrógeno puede enfriar a 77 K, el hidrógeno líquido a 20 K, mientras que el Helio
3 superfluido puede alcanzar los 2 K.
La primera misión que llevó un telescopio enfriado criogénicamente al
espacio fue como hemos visto, el IRAS, que utilizó como refrigerante helio
líquido, con lo que la temperatura de los detectores alcanzaba los alrededores de
-200 C. Cuando años después el satélite ISO (ver Ilustración 2) fue lanzado al
espacio, llevaba como refrigerante helio superfluido.[4]
1.2 Estudio de las tecnologías existentes
Ya se ha explicado el por qué de la utilización de dichas temperaturas en
equipos espaciales. Y como uno de los requisitos imprescindibles es el
mantenimiento de la temperatura del telescopio. Necesitaremos de un buen
18
Estudio de las tecnologías existentes
sistema de medida para controlar su evolución y actuar en consecuencia. El
sistema empleado hasta ahora es el de cualquier sensor de temperatura
electrónico: se hace circular una corriente por una resistencia y se mide la caída
de tensión en sus bornes, ya que la resistencia es función de la temperatura. En la
mayoría de los metales aumenta su resistencia al aumentar la temperatura, por el
contrario, en otros elementos, como el carbono o el germanio la resistencia
disminuye[5].
Sin embargo, se sabe también que al pasar una corriente a través de una
resistencia se genera un calor proporcional a la resistencia y al cuadrado de la
intensidad. Es el conocido efecto Joule. A temperatura ambiente no existe mayor
problema, sin embargo cuando se baja a la cercanía del cero absoluto el calor
generado en el sensor puede falsear la medida, por lo que es necesario disminuir
la corriente que atraviesa la resistencia.
Las tecnologías actuales hacen circular una corriente continua por sensores
de alta precisión, su alcance depende de lo que se consiga disminuir la intensidad.
Pero existe un límite y es el de la práctica desaparición de la señal, o mejor dicho
de su confusión con el ruido existente.
1.3 Motivación del proyecto
La NASA publicó recientemente diez invenciones aprobadas por un comité
de expertos para aplicar al desarrollo del futuro telescopio James Webb. En la
noticia del 2 de febrero de 2007, los sensores infrarrojos o los espejos criogénicos
ligeros figuran entre esas diez propuestas aceptadas. Se requiere pues un avance
en la precisión de medidas de temperaturas criogénicas para equipos
espaciales.[6]
Como primera idea, ya que no parece razonable reducir aún más la corriente
continua, se plantea mejorar los sensores empleados. Sin embargo, la exigencia
espacial va más allá de las prestaciones a la hora de la medida, sino que requieren
largos periodos de vida y sobre todo fiabilidad. Los componentes espaciales no
avanzan a la misma velocidad que los comerciales de tierra.
19
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
Una segunda idea sería la de emplear pulsos en vez de una corriente
continua. Ya que el origen del calentamiento es la corriente pasando durante un
cierto tiempo, la reducción de dicho tiempo reducirá la potencia emitida y por
tanto la probabilidad de falsear la medida. Sin embargo, existen asociados una
serie de problemas. El primero sería la imposibilidad de obtener una medida
continua de la temperatura, quedando limitada al tiempo entre pulsos, el cual no
podría ser demasiado pequeño para evitar el calentamiento. El segundo, y quizás
más crítico correspondería a la potencia instantánea disipada en el sensor, que,
para leer la medida, podría sobrepasar los límites permitidos, quemando así el
sensor resistivo. Por último, se desconoce cómo reaccionará el sensor a cambios
bruscos de corriente, y si diversos transitorios, provocados por el pulso, pueden
alterar la señal, requiriendo un aumento del ancho de pulso, imposible si se quiere
mantener baja la potencia. Así pues, se puede descartar nuevamente este idea.
Si no se puede modificar el sensor, pero parece sensato modificar la
corriente continua en pulsos, la siguiente idea sería la de emplear una señal que no
fuera continua y que redujera el calentamiento, pero que fuera constante en el
tiempo. Surge entonces la idea de emplear una señal alterna, sinusoidal para ser
más exacto[7]. Esta señal, de nivel medio nulo reduce considerablemente el calor
producido por efecto Joule, así como brindar una nueva forma de tratar la señal
medida: en frecuencia.
Esta idea se basa en un artículo publicado por el IEEE en 1990 titulado
High Precision, Rapid Readout of Cryogenic Temperature Sensors in the Space
Shuttle Environment, escrito por Christopher E. Woodhouse.
Se escoge pues esta última idea para desarrollarla y poder obtener una
nueva tecnología para la medida de temperaturas criogénicas con alta precisión.
1.4 Objetivos
Los objetivos que se plantean para este proyecto son simples, se pretende
estudiar y desarrollar la tecnología descrita como comienzo de un proyecto de
varios años de duración. Concretamente los objetivos serán:
20
Objetivos
●
Desarrollar una nueva tecnología que permita llegar a medidas de
alta precisión a temperaturas criogénicas con una corriente de 1uA.
●
Plantear distintas posibilidades o vías para seguir disminuyendo la
corriente sin perder precisión.
Se considerarán cumplidos los objetivos si al final de este proyecto se
dispone de un dispositivo real que permita obtener medidas con la intensidad
mencionada y se ha avanzado lo suficiente en el desarrollo de futuras vías de
investigación.
1.5 Metodología y solución desarrollada
El proyecto se ha estructurado en tres etapas independientes para conseguir
desarrollar la solución propuesta:
1. Documentación: ha implicado el estudio de las tecnologías actuales,
el desarrollo del artículo antes mencionado y la planificación de las etapas
necesarias en la arquitectura para poder cumplir el primer objetivo. Así
mismo, se han ampliado conocimientos de electrónica así como las
diferencias en cuanto a la electrónica comercial, ya que la espacial posee
unos requisitos propios más exigentes y una metodología particular.
2. Desarrollo de la arquitectura: En base a lo estudiado en la primera
parte, se desarrollará una arquitectura con todas las etapas necesarias para
lograr emular el sensor que estará en el satélite. Todos los diseños han
sido previstos para su implementación real futura.
3. Desarrollo del procesado de la señal: en paralelo al diseño de la
electrónica necesaria ha ido el diseño del tratamiento de la señal, desde el
algoritmo de calibración necesario para la eliminación de errores al uso de
filtros y otros algoritmos para obtener la medida.
21
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
1.6 Recursos y herramientas empleadas
En el proyecto se han empleado para cumplir las etapas antes descritas:
●
Documentación de Bibliotecas e Internet: como se puede apreciar en
la bibliografía al final de este proyecto, es mucha la documentación
recogida, sobre todo de bibliotecas en cuanto a desarrollos teóricos se
refiere y más de fuentes de internet cuando de tecnologías más recientes se
trataba.
●
Documentación
propia
de
la
empresa
CRISA:
todos
los
componentes empleados han sido elegidos en base a los utilizados
habitualmente por la empresa. Por ello, las hojas de características anexas
al final han sido extraídas de la base de datos de CRISA.
●
Laboratorios de la empresa CRISA: no han sido empleados ya que la
tarjeta diseñada no ha podido estar lista por diversos motivos para las
fechas previstas inicialmente.
●
Recursos informáticos como OrCAD y MATLAB: el primero ha
sido empleado durante una gran parte del proyecto para la confección de
la arquitectura y sus pruebas y simulaciones, así como en la elaboración de
los WCA (Worst Case Analysis: análisis del caso más desfavorable). El
segundo, Matlab, ha ayudado en la simulación del procesado de la señal
mediante filtros y algoritmos. Otros programas como OpenOffice o
Microsoft Visio han sido utilizados para la redacción de esta memoria y
para el trazado de los planos anexos.
22
2 Arquitectura
E
l desarrollo de una nueva tecnología para la medida de precisión
con corriente alterna requerirá en un primer momento obviamente
de un soporte físico. Si bien la parte del tratamiento de la señal de
forma digital será clave para validar este modelo, no será menos la parte de
generación y medida de la señal. De la precisión y fiabilidad del equipo dependerá
la precisión final que se logre en la medida.
Ya se ha estudiado de forma superficial el principio de funcionamiento del
sensor, pero ahora se necesita conocer las necesidades específicas de la
arquitectura para poder desarrollar las correspondientes etapas necesarias que se
detallarán en el siguiente capítulo. En un primer apartado se justificarán las etapas
elegidas para continuar con un esquema general en el que se podrá observar en un
solo diagrama la arquitectura completa.
2.1 Descripción general
Para ver qué etapas son necesarias se seguirá un recorrido intuitivo que
permita entender la elección de cada una de ellas. Obviamente lo primero a
realizar será generar la señal que posteriormente atravesará el sensor, para ello se
empleará un generador de onda sinusoidal, del que posteriormente se darán más
detalles.
La importancia de esta nueva tecnología radica en el reducido valor de la
corriente que se envía al sensor resistivo, de ahí la relevancia de controlar dicha
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
corriente. La tensión de salida del generador será la que controle la corriente que
atraviese el sensor. El objetivo a largo plazo del proyecto consiste en reducir todo
lo posible la corriente que circula por el sensor, por lo que resultará útil disponer
de un divisor de tensión que permita alcanzar intensidades más bajas aún que la
de 1 μA alcanzada en este trabajo.
La siguiente etapa consiste ya en mandar la corriente al sensor propiamente
dicho, pero como se verá más adelante, se reducirá considerablemente el error de
medida empleando unas resistencias de calibración situadas en paralelo con el
sensor en cuestión, por lo que se necesitan unos multiplexores que permitan
controlar a qué resistencia se envía la corriente.
Este sencillo diseño basta para obtener el equipo que comanda la corriente
al sensor. Ahora resta la parte destinada a la obtención de la medida. Obviamente
se requerirá de nuevo el uso de demultiplexores que permitan leer la resistencia
deseada. La señal será débil y contendrá mucho ruido, por lo que su conversión
directa a digital no permitirá una medida fiable. Se amplificará pues mediante un
amplificador de instrumentación, precedido de un filtro paso-bajo que permita
eliminar el ruido de alta frecuencia que pudiera acoplarse a la hora de muestrear
la señal.
Ilustración 3: Esquema general de las etapas necesarias
24
Descripción general
Tan sólo resta ya muestrear la señal mediante un convertidor AnalógicoDigital (DAC) para su posterior procesado. El ciclo completo se resume en la
Ilustración 3.Para detallar más cada etapa y adelantar lo que será el capítulo
siguiente, se elabora el esquema general presentado en la página siguiente, que
será empleado como el referente de todo el proyecto.
2.2 Esquema detallado
Ilustración 4: Esquema detallado de las etapas y arquitectura necesarias para el
dispositivo de medida
25
3 Descripción del diseño eléctrico
E
n los capítulos anteriores se han descrito las características del
método de medida así como las diferentes etapas que incluye. Sin
embargo, la descripción se quedó únicamente en la enumeración y
justificación de las utilidades de las etapas, faltando el desarrollo de cada una de
ellas, especificando sus peculiaridades y aclarando los motivos que han
desembocado en los diseños finales.
Este capítulo trata de resolver esto, siguiendo etapa por etapa el
funcionamiento del sistema de medida, especificando su constitución y
componentes. Además se incluyen breves anotaciones teóricas cuando se creen
necesarias para la perfecta comprensión del lector.
3.1 Generador de onda sinusoidal - DAC
Si bien desde el primer momento se valora la posibilidad de emplear un
generador analógico de onda sinusoidal, compuesto únicamente por unos cuantos
condensadores, operacionales y resistencias, ésta se desecha debido a su
complejidad y poca versatilidad para posibles mejoras futuras, así como a su
elevada tensión de offset a la salida. Se opta pues por una generación digital, que
nos permita realizar de forma sencilla modificaciones posteriores, pero que no
está exenta de limitaciones que deberemos tener en cuenta.
El análisis realizado en este proyecto se centra en la parte analógica y en el
tratamiento de la señal, dejando la adaptación digital para el equipo de vuelo para
Generador de onda sinusoidal - DAC
proyectos posteriores. Por ello en este documento se describe brevemente el
funcionamiento del generador, ya que en este caso procederá de una tarjeta
conectada a un PC, aunque se haya incluido en el esquema del capítulo anterior
(Ilustración 4).
Sin embargo, sí se pueden comentar a grandes rasgos que los componentes
básicos serán un reloj, una memoria con los valores de la sinusoidal y un
convertidor Digital – Analógico (en adelante DAC) (ver Ilustración 5) que será de
12 bits por ser el de mayor resolución existente en el mercado para uso espacial.
Con esto se pueden determinar importantes parámetros que permitirán reflejar
fielmente su comportamiento en la simulación y validación del proyecto. Para
obtenerlos, se estudiará muy brevemente el funcionamiento de un DAC.
Ilustración 5: Esquema de conexión de la
generación de la señal
Un convertidor digital a analógico es un dispositivo que convierte un código
digital (normalmente código binario) en una señal analógica (corriente, tensión o
carga eléctrica). Normalmente sólo trabaja con señales codificadas en modulación
por impulsos modificados (PCM – Pulse-Code Modulation).
27
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
Ilustración 6: Salida típica de un DAC con una
entrada de impulsos
Un reloj externo marcará la frecuencia de actualización del DAC, y la
cantidad de bits del convertidor limitará su resolución, es decir, en cuántas
muestras puede dividir la señal que se va a convertir. En la Ilustración 6 se
observa la poca resolución del DAC en la burda aproximación de la señal
obtenida (en rojo).
El DAC empleado será el AD565A, que como ya se ha dicho es de 12 bits e
incorpora los últimos avances en cuanto a diseño de circuitos analógicos se refiere
para conseguir altas velocidades a un bajo coste. Se empleará la conexión bipolar,
con un rango de salida de ±5V.
La entrada del DAC debe estar conectada a un reloj que oscile a la
frecuencia necesaria. Para calcularla habrá que tener en cuenta la señal de salida y
las características del DAC.
Como indica la hoja de características, el rango de salida del DAC es de
±5V, pero por seguridad y para evitar que la señal de salida pueda verse
recortada, se limitará a ±4V. Por ello, el rango de tensión útil se limita a 8V. Se
tienen:
12
2 =4096 LSB en los 10 voltios de salida, al limitarlos por seguridad,
se convierten en:
12 8
2 ⋅ =3277 LSB
10
Se busca una señal de 20 Hz, es decir de periodo 0,05 s. Al ser una señal
sinusoidal y con valor medio nulo, los valores que toma son los mismos a la
28
Generador de onda sinusoidal - DAC
subida y a la bajada, por lo que en medio periodo se dispone de todos los valores
necesarios para trazar la señal. Con esto se puede decir que en ese semiperíodo se
deben emplear todos los LSB disponibles, para conseguir la máxima resolución.
Por ello, la frecuencia del reloj debe ser:
t sin /2
=7,629 us
LSB
1
f DAC=
=131,08 kHz
t DAC
t DAC =
Con esto estarían fijados los parámetros necesarios para poder simular
fielmente el generador que se emplee.
3.1.1
Divisor de tensión
Según se ha especificado, en un primer momento la generación de la señal
se realizará mediante una tarjeta de adquisición de datos con salidas analógicas.
Por ello, la primera etapa dispuesta en la placa será la que permita elegir entre la
corriente de 1uA y de 100nA. Será el divisor de tensión.
El divisor será resistivo y empleará unas resistencias RNC90, empleadas en
el espacio debido a su fiabilidad y alta precisión. Irá seguido de un amplificador
operacional OP-27A configurado como buffer para evitar fugas de corriente,
disponiendo así de una perfecta fuente de tensión.
Como el objetivo es dividir entre un factor de diez la tensión de entrada, se
emplean una resistencia R1 de 9 K y una R3 de 1 K.
R2 y R4 se utilizan para disminuir el error introducido por la Ibias. Para ello,
dos jumpers se emplean para comandar cuando se necesite una corriente de
100nA, ya que se conecta entonces el paralelo de 1K y de 9K en ambas entradas
del operacional. Resultan pues los siguientes valores:
29
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
R1
9K
R2
9K
R3
1K
R4
1K
Table 1: Valores de las resistencias del divisor de tensión
El divisor tendrá pues dos posiciones:
●
Para obtener 1uA: ambos jumpers estarán desconectados. Será un
simple seguidor que adapte la entrada de la señal a la fuente de corriente.
●
Para obtener 100 nA: se conectarán los jumpers y será un divisor de
tensión de ganancia 0,1.
Ilustración 7: Circuito del divisor resistivo
Como en cualquier circuito destinado a funcionar en el espacio, se debe
realizar un estudio de sus características que puedan influir de forma negativa en
su funcionamiento. Este análisis se denomina de peor caso (en adelante WCA:
Worst Case Analysis) y trata de prever el error máximo que se dará en tres casos:
a comienzo de vida (BOL: Begin Of Life), a comienzo de vida incluyendo la
influencia de la temperatura (BOL+T) y a fin de vida (EOL: End Of Life). La
metodología empleada para realizar dichos análisis se ha obtenido de la
documentación propia de CRISA así como algunas pautas fijadas por la ECSS
30
Generador de onda sinusoidal - DAC
(European Cooperation for Space Standardization).
Resultados del WC del divisor de tensión:
Para ver en detalle el desarrollo del WC, ver el apartado de Anexos.
Error en modo seguidor de offset previo a la calibración:
Suma aritmética:
Suma cuadrática:
0,0073
0,0064
0,0510
0,0454
0,0573
0,0506
Error en modo divisor de tensión:
Error total incluyendo el error de offset
Error BOL(%)
Error BOL+Tª(%)
Error EOL(%)
Suma aritmética:
0,0526
0,1544
0,1896
Suma cuadrática:
0,0280
0,0842
0,1010
Error total tras calib ración de offset
Error BOL(%)
Error BOL+Tª(%)
Error EOL(%)
Suma aritmética:
0,0356
0,0444
0,0619
Suma cuadrática:
0,0252
0,0314
0,0438
3.2 La fuente de corriente
3.2.1
Introducción y necesidades
Dentro de la arquitectura del sensor una de las partes más importantes es la
generación de la onda de corriente sinusoidal. Esta se realiza a través de la tensión
sinusoidal obtenida, y el resultado es una corriente de misma frecuencia y de
valor no superior a 1μA, controlada por la tensión antes mencionada.
Ilustración 8: Entrada y salida de la fuente de corriente
Uno de los parámetros a tener más en cuenta a la hora de diseñar la fuente
será el tener una tensión de modo común nula o casi nula. Con ello se evita el
autocalentamiento del sensor debido a la componente continua, a la vez que se
31
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
garantiza la precisión de la medida ya que la amplificación posterior de la señal es
elevada, con lo que una desviación mínima en la fuente podría ser crucial a la
salida de la etapa de amplificación.
Para ello es preciso conocer el comportamiento de los diferentes circuitos,
ya que se pueden autorregular de forma que anulen dichas componentes. A
continuación se detallan con mayor precisión los requisitos.[8]
Ilustración 9: Esquema de una fuente de corriente controlada por tensión
Los componentes electrónicos a usar
serán
tan
básicos
como
resistencias,
condensadores y operacionales. En este
último caso, es donde aparecen las mayores
complicaciones a la hora de diseñar un
Ilustración 10: Símbolo de
Amplificador Operacional
circuito u otro.
Los amplificadores operacionales poseen dos entradas y una salida.
Podemos definir dos tensiones diferentes: de entrada en modo diferencial (Vd) y
modo común (Vc) en función de las entradas Vp y Vn.:[9]
V d =V p −V n
V V n
V c= p
2
La tensión de salida se expresa como:
V o =Ad ·V d  Ac · V c
Donde Ad es la ganancia en modo diferencial, que viene dada en la hoja de
características del operacional. Ac es la ganancia en modo común, pero no se
32
La fuente de corriente
indica directamente, sino a través del CMRR (Common-Mode Rejection Ratio)
definido como:
CMRR=
Ad
A
ó CMRRdB=20 · log d
Ac
Ac
Este determina cuánto se amplifica la señal diferencial respecto a la
amplificación de la señal modo común. Si el CMRR es grande (en el caso ideal,
sería infinito), la señal de interés se amplificará mucho más que la señal modo
común, algo buscado en cualquier circuito de tratamiento de señales.
3.2.1.1.1
Corriente de polarización de entrada y corriente de offset
En el caso ideal de un operacional, las corrientes de entrada son nulas, pero
en realidad no son tales. Los amplificadores requieren para operar una intensidad
de polarización a través de los terminales de entrada. Esta intensidad es continua e
independiente de la tensión de entrada.
Las corrientes de polarización de un amplificador por los terminales
inversor y no inversor son prácticamente iguales, y sólo difieren en una pequeña
fracción. Por ello, los fabricantes las representan en función de la componente
común que denominan corriente de polarización de entrada IB (input bias current)
y su diferencia corriente de offset de entrada IOS (input offset current):
I B=
I p I n
2
e
I OS= I p−I n
Podemos generar pues un modelo de operacional que tenga en cuenta dichas
corrientes, sería el siguiente:
33
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
Ilustración 11: Modelo de intensidades de un amplificador
operacional real
3.2.1.1.2
Tensión de Offset
La tensión de offset es la diferencia de tensión que aparece entre las
entradas del amplificador. Como hemos visto en el caso del modo común, su
valor a la salida del operacional dependerá de la ganancia. Este efecto se debe a
las corrientes de entrada y disimetrías de la etapa diferencial. El modelo de este
comportamiento se realiza a través del parámetro indicado en la hoja de
características: VOS (input offset voltage). Dicho voltaje será el que habrá a la
salida si hay realimentación negativa y la entrada no inversora está a masa. Otro
modelo como el del apartado anterior puede ser empleado:
34
La fuente de corriente
Ilustración 12: Modelo de tensión de offset en un amplificador
operacional real.
3.2.1.1.3
de offset
Efecto de las intensidades de polarización y de la tensión
Ahora estudiaremos los efectos en un circuito simple con un operacional de
los parámetros estudiados hasta ahora y de las distintas formas de reducirlos. El
circuito a estudiar será:
Ilustración 13: Circuito básico a estudiar
Ahora sustituimos el operacional real de la figura por uno ideal incluyendo
las tensiones de offset y las corrientes de polarización:
35
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
Ilustración 14: Circuito equivalente con
amplificador ideal
Podemos aplicar la superposición para hallar la relación con los parámetros.
Empezamos cortocircuitando la fuente de tensión equivalente. Tenemos pues las
siguientes ecuaciones:
V =−I b1 · R3

V =−Req I b2−
Vo
R2

donde R eq=
R1 · R2
R1 R2
Al considerar el amplificador ideal, podemos emplear la teoría del corto
virtual:

−I b1 · R3=−Req I b2−
 
V o = 1
R2
R1
Vo
R2

I b2 · Req −I b1 · R3 
Estas corrientes, a pesar de ser muy pequeñas (en el orden de nano o micro
amperios) producen pues una caída de tensión en cualquier resistencia que
coloquemos en las entradas. Observemos que si igualamos Req y R3, es decir las
resistencias que se ven en cada entrada del amplificador obtenemos:
36
La fuente de corriente
Si R 3=Req ,
R
R
V o = 1 2 R eq ·  I b2 − I b1= 1 2 Req · I OS
R1
R1
 
 
Por tanto, la corriente de bias deja de influir, y sólo influye la intensidad de
offset. Dicha intensidad es, por norma general de un orden de magnitud inferior
que la intensidad de polarización, por lo que el efecto se reduce
considerablemente.
Se abren a continuación las fuentes de corriente, queda pues únicamente la
fuente de tensión de offset. Las ecuaciones ahora serán:
V =V OS
V =V o

R1
R1 R2

Y por tanto:
 
V o =V OS 1
R2
R1
Lo que significa que la tensión de offset solamente se ve influida por la
ganancia de la etapa. Por tanto esta característica depende únicamente del diseño
elegido. Para eliminar dicho efecto, ciertos operacionales ofrecen circuitos
específicos de compensación de los offsets, como el offset null (unos pines del
propio amplificador que compensan las tensiones de offset). Cuando no poseen un
mecanismo como este, se pueden añadir elementos externos que realicen su
cancelación.
3.2.1.1.4
Consumo
Cualquier configuración que elijamos empleará resistencias y operacionales.
Debido a las duras condiciones del espacio, se deberá optimizar al máximo el
circuito con el fin de tener el mínimo número de operacionales y con menor
consumo para reducir todo lo posible el consumo global.
37
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
3.2.1.1.5
Elección del operacional: el OP-27A
En aplicaciones como estas, los operacionales más usados son el OP-27A y
el OP-400A. La elección de uno u otro dependerá de los parámetros antes
descritos, por tanto, a través de una tabla comparativa con datos de las hojas de
características se obtiene:
OP-27A
OP-400A
Ios (nA)
15
0,1
Voff (μV)
10
40
Ib (nA)
20
1,3
CMRR (dB)
122
130
Input Noise Voltage (μV p-p)
0,08
0,5
Tabla 2: Datos de los parámetros más significativos para el OP-27A y el OP400A
Como se puede observar en la Tabla 1, a pesar de tener mejores valores de
CMRR, y de corrientes de polarización, el OP-400A introduce seis veces más
ruido y cuatro veces más tensión de offset que el OP-27A. Al trabajar en un
circuito de alta precisión, y con corrientes tan bajas, el factor ruido se convierte en
decisivo, por lo que finalmente, a pesar de otros defectos, se opta por el OP-27A
para el circuito.
3.2.2
La configuración Howland
El circuito de Howland es la configuración más típica para diseñar una
fuente de intensidad controlada por tensión con capacidad de ser suministrada a
una carga con un terminal a tierra. En este caso, la carga será flotante ya que
como se verá permite reducir de forma notoria el modo común en la tensión de
salida. La configuración básica de este circuito es la que se muestra en la figura:
38
La fuente de corriente
Ilustración 15: Configuración básica de Howland
El objetivo es obtener la corriente de salida y comprobar que no depende de
la carga, y que es controlada por la tensión de entrada. Para resolver el sistema, se
aplica superposición:
Se anula v2: sea v la tensión en la entrada del amplificador operacional.
Ilustración 16: Primer caso de superposición, donde se anula v2
39
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
Ecuaciones del circuito:
v o−v L
R5
v L−v v−v 1
=
R2
R1
R3
v=v o
R3R 4
i o=
Juntando ambas ecuaciones:
v L =v o

R3
R3R4
 
1
R2
R
−v 1 2
R1
R1
Se anula v1:
Illustration 17: Segundo caso de superposición, donde se anula v1
Ecuaciones del circuito:
v 2−v v−v o
=
R3
R4
R1
v=v L
R 1 R 2
40
La fuente de corriente
Juntando ambas ecuaciones:
v 2 =v L
 

R1
R
R
1 3 −v o 3
R1R2
R4
R4

v L = v 2v o
R 3 R 1R2 R4
R4
R1 R3R 4
Aplicando superposición, nos queda:
R23  R1 R22
R
R R2 R4
v L =v o 2
−v 1 2 v 2 1
2
R1
R 1 R 3 R 4
R 1  R 3 R 4 
Si ahora se igualan ciertas relaciones entre resistencias de la siguiente
forma:
R2 R4
=
R1 R3
Entonces se simplifica la anterior expresión de la siguiente forma:
v L =v o 
R2
 v −v 
R1 2 1
Lo que da una expresión de la intensidad de salida:
i o=

v o−v L 1
R
=
v o−v o− 2 v 2−v 1
R5
R5
R1
i o=

R2
v −v 
R1 · R 5 1 2
Se confirma de esta forma que la intensidad de la salida no depende de la
carga ZL, sino únicamente de la tensión de entrada, de la ganancia de la etapa y de
una resistencia de referencia R5 que puede regular dicha intensidad. Se ve pues
que dicha configuración es válida para la fuente de corriente, por ello, se
estudiarán a continuación dos topologías basadas en dicha configuración.
Para finalizar, se puede observar de forma más intuitiva cómo una variación
de la carga no afecta a la corriente de salida (para simplificar, se supondrá v 1=0,
lo que será cierto en el futuro desarrollo): si ZL aumenta de repente, disminuirán I0
y vL y por tanto la tensión que el buffer transmite al terminal positivo del
41
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
amplificador. Al ser v2 constante y al haber descendido también la tensión en el
terminal negativo, aumentará la corriente que pase por R3, y por tanto la corriente
que llega a la carga, hasta alcanzar el valor anterior.
3.2.3
Topología de la fuente de corriente empleada
Pese a saber que se empleará la configuración de Howland en la fuente de
corriente, aún queda saber cómo se implementará para una carga flotante que
permita una autorregulación para la anulación del modo común. Tras una
búsqueda y estudio de diferentes topologías, las dos que mejor satisfacen los
requisitos son la descrita en el artículo de Woodhouse en que se basa el proyecto
y que llamaremos Fuente A y la empleada en un instrumento de medida similar
para tierra que denominaremos Fuente B. Se estudiarán a continuación ambas de
forma breve, para poder compararlas y estudiar más en profundidad la finalmente
elegida.
3.2.3.1.1
Fuente A
La ilustración muestra el esquema a emplear. Se puede separar en unos
grandes bloques que explican el funcionamiento básico de la fuente comandada
por tensión. Existen dos fuentes configuradas según Howland y un restador que
tomará el modo común de la entrada y las posibles alteraciones en la carga para
compensarlas a la entrada.
Las dos configuraciones de Howland están ligeramente modificadas, ya que
la realimentación al primer operacional se hace directamente a la entrada
negativa, en vez de a la positiva, como se vio anteriormente. La entrada de la
configuración situada en la parte inferior está invertida, lo que hace que cada una
comande la mitad de la corriente de la salida, una de forma positiva y otra de
forma negativa.
La anulación del modo común se realiza mediante un restador. Al estar una
42
La fuente de corriente
de las dos señales invertidas, las componentes diferenciales se anulan, quedando
únicamente el modo común, que introducido de forma realimentada y negativa
junto con In hace que esta se anule.
Todas las resistencias son idénticas, garantizando así ganancias unidad.
Únicamente tres resistencias son responsables de la corriente de salida: la
denominada como Current Set, que fija la ganancia de la configuración de la
forma
V =V i ·
RCurrentSet
=V i · 0,005 (tomando como valores RcurrentSet=500 y
R1
R1=100K); y las de referencia, que fijan la corriente de la salida
i o=
V · 0,05
V
= i
A (tomando Rref=20K). Es decir, si la entrada tiene una
R ref
20K
amplitud de 4V, obtenemos a la salida 1uA, como pretendíamos.
Ilustración 18: Fuente A
3.2.3.1.2
Fuente B
En este caso, si bien la idea principal es la misma, existen notables
diferencias, sobre todo en lo que se refiere a la eliminación del modo común. Se
pasa a detallar su funcionamiento y justificar la elección de los valores más
43
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
representativos.
Ilustración 19: Fuente B
De nuevo se pueden ver tres grandes bloques, las dos fuentes de Howland y
la parte que elimina el modo común. Sin embargo la entrada de la configuración
inferior no se toma de la salida del primer operacional sino que se introduce una
etapa inversora únicamente para este fin. Ambas garantizan la independencia de
la corriente según la carga, empleando el sistema explicado en el apartado
anterior. Las resistencias que comandan la salida son las mismas, en este caso las
numeradas como 10 y 11. En este caso, se disponen en paralelo otra resistencia
con un jumper para permitir modificar la corriente según la necesidad. De la
misma manera, se eligen las resistencias clave para obtener 1 uA a la salida: la
ganancia de voltaje será V =V i ·
R16
=V i · 0,1 (tomando R16=2K y R18=20K) y la
R18
44
La fuente de corriente
corriente quedará
i o=
V ·0,1
V
= i
A (tomando R10=400K). Es decir, si la
R10 400K
entrada tiene una amplitud de 4V, obtenemos a la salida 1uA, como pretendíamos.
La eliminación del modo común no se realiza mediante un restador sino con
un integrador. Las resistencias 27 y 28 alimentan el inversor desde la salida de los
búfferes 2 y 4. La salida del integrador 8 puede escribirse como
Out 8=
R24
Out 2Out 4  siendo 27 y 28 de igual valor. Out8 es proporcional al
R27
modo común presente en la carga ya que las componentes diferenciales se anulan
entre sí. Esta salida es la entrada no invertida de 6 y 7, que a su vez hacen que 1 y
3 se desplacen en el sentido opuesto del modo común, anulándolo.
Ilustración 20: Detalle de los condensadores de la
Fuente B
Es importante pararse un momento a ver los condensadores de los que
dispone la topología, por su importancia en la respuesta en frecuencia. Los
numerados como 30 y 31 forman sendos filtros paso-bajo junto con las
resistencias 22 y 23 respectivamente. En este proyecto, se emplea una sinusoidal
45
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
de frecuencia 20 Hz (ver Capítulo 4) por lo que interesa que el modo común que
sale del integrador no contenga esta frecuencia. Por tanto, la frecuencia de corte
del filtro debe estar por debajo de los 20Hz. En este caso, se emplean una
resistencia de 100K y un condensador de 1 uF, dando por tanto una frecuencia de
corte de 1,6 Hz. La corriente continua que como se ve podría pasar por el filtro es
anulada por la propia topología de la fuente, como ya se ha visto.
Por último, los condensadores 32, 33 y 34 proporcionan estabilidad
filtrando las altas frecuencias en torno al amplificador inversor 8.
3.2.3.1.3
Comparación y elección
A simple vista no es posible elegir entre las dos topologías la más adecuada,
por ello se recurre a la simulación. Se introducen ambos circuitos en Pspice y
se aplica la misma señal de entrada, ajustando las ganancias en cada caso para
tener una salida de 1uA, obteniendo los siguientes resultados:
46
La fuente de corriente
●
●
Fuente A:
Entrada
Salida
Entrada
Salida
Valor pico-pico
8V
1,9994μA
8V
1,9965μA
Frecuencia
20 Hz
20 Hz
20 Hz
20 Hz
Valor medio
0,5V
0,235μA
0V
-0,0108μ
A
Tensión de modo
común
Tensión de modo
común
Max
-699,766μV
-699,766μV
Min
-702,474μV
-702,474μV
Fuente B:
Entrada
Salida
Entrada
Salida
Valor pico-pico
8V
1,9996μA
8V
1,9994μA
Frecuencia
20 Hz
20 Hz
20 Hz
20 Hz
Valor medio
0,5V
0,007μA
0V
-0,0071μ
A
Tensión de modo
común
Tensión de modo
común
Max
-163,689μV
-163,698μV
Min
-171,734μV
-171,734μV
Table 3: Comparación de la respuesta según la fuente empleada
Si se observan los resultados, se verifica que la topología de la Fuente B
responde mejor frente a entradas con offset, al igual que reduce por cuatro las
tensiones de modo común. Por tanto, la elección final se decanta de forma clara
por la segunda topología.
47
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
3.3 Sensor resistivo
Dentro de todo el hardware empleado para la medición de temperaturas
criogénicas en satélites, la parte quizás más obvia y fundamental es el propio
sensor, que debe ser capaz de garantizar una alta precisión así como un
funcionamiento óptimo en tan duras condiciones.
3.3.1
Necesidades del sensor
El sensor de temperatura a emplear, además de soportar por supuesto dichas
temperaturas, debe soportar posibles campos magnéticos y/o campos de radiofrecuencia que pueden afectar a la precisión de la medida.
Por lo demás, el criterio a la hora de elegir será la capacidad del sensor de
medir las temperaturas más bajas.
3.3.2
Tipos de sensores y fabricantes
Se estudiarán los diferentes tipos de sensores que existen en el mercado y
sus características más importantes:
48
Sensor resistivo
Temperature
Range
Standard
Curve
Silicon
1.4 K to 500 K
×
GaAlAs
1.4 K to 500 K
Below
1K
Can be used
in radiation
Performance in
magnetic field
Diodes
Fair above 60 K
Fair
Positive
Temperature
Coefficient RTDs
Platinum
14 K to 873 K
RhodiumIron
0.65 K to 500 K
×
×
Fair above 30 K
×
×
Fair above 77 K
Negative
Temperature
Coefficient RTDs
Cernox™
0.10 K to 325 K
×
×
Excellent above 1 K
Cernox™
HT
0.30 K to 420 K
×
×
Excellent above 1 K
Germanium 0.05 K to 100 K
×
×
Not recommended
×
Good
×
Good below 1 K
CarbonGlass
1.4 K to 325 K
Ruthenium
oxide
0.05 K to 40 K
×
Thermocoup
1.2 K to 1543 K
les
×
×
Other
Capacitance
1.4 K to 290 K
Fair
Excellent
Tabla 4: Lista comparativa de Lakeshore de diferentes sensores de temperaturas
criogénicas
49
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
En un primer momento, al querer los más cercanos al cero absoluto, se
pueden descartar aquellos que no bajan de 1K:
Temperature
Range
Standard
Curve
Below
1K
Can be used
in radiation
Performance in
magnetic field
×
×
Fair above 77 K
Positive
Temperature
Coefficient RTDs
RhodiumIron
0.65 K to 500
K
Negative
Temperature
Coefficient RTDs
Cernox™
0.10 K to 325
K
×
×
Excellent above 1 K
Cernox™ HT
0.30 K to 420
K
×
×
Excellent above 1 K
Germanium
0.05 K to 100
K
×
×
Not recommended
Ruthenium
oxide
0.05 K to 40
K
×
×
Good below 1 K
×
Tabla 5: Lista de sensores que pueden trabajar por debajo de 1K
Se observa que todos ellos pueden emplearse con radiación, por lo que son
válidos para uso espacial. Si se analizan más en detalle cada uno:
50
Sensor resistivo
3.3.2.1.1
Sensor de Rhodium-Iron
Sus principales características son el amplio
abanico de temperaturas capaz de medir (hasta
500K), su excelente resistencia a la radiación y su
tamaño y rápida respuesta.
Su sensibilidad a bajas temperaturas es del
orden de 0,2Ω/K o 0,5Ω/K dependiendo del
Ilustración 21: Sensores de
Rhodium-Iron
modelo. Su funcionamiento no es del todo aceptable en presencia de un campo
magnético, sobre todo en los valores de temperatura en que nos movemos.
Ilustración 22: Valores típicos de
resistencia
Ilustración 23: Valores típicos de
sensibilidad
51
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
3.3.2.1.2
Sensor Cernox
Su principal característica es quizás su poco error
debido a campos magnéticos, además de una alta
sensibilidad a bajas temperaturas y una excelente
estabilidad. Por lo demás, como en el caso anterior,
tiene una excelente resistencia a la radiación, una
buena velocidad de respuesta y un elevado rango de
temperaturas de trabajo (de 100 mK a 420 K
dependiendo del modelo)
Se puede ver en la gráfica, que la sensibilidad a
temperaturas cercanas a cero llega a ser del orden de
Ilustración 24: Sensores
Cernox
106Ω/K, mucho mayor que en el caso del Rhodium.
Ilustración 25: Valores típicos de
resistencia
Ilustración 26: Valores típicos de
sensibilidad
52
Sensor resistivo
3.3.2.1.3
Sensor de Germanio
Al GRT se le conoce ya como un segundo
estándar de termómetro, es el empleado en el
artículo
de
Woodhouse.
Como
principal
peculiaridad, este sensor alcanza los 0,05K, cosa
que los anteriores sensores no hacían. De la
misma manera, tiene una gran sensibilidad y una
excelente resistencia a la radiación.
Ilustración 27: Sensores de
Germanio
El problema de este sensor es que no se recomienda su uso en presencia de
campo magnético, por tanto habrá que estudiar la importancia del campo
magnético en nuestra aplicación.
Ilustración 28: Valores típicos de
resistencia
Ilustración 29: Valores típicos de
sensibilidad
53
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
3.3.2.1.4
Sensor de óxido de Ruthenium
Este sensor es el único que posee una curva
estándar, útil para conocer de forma precisa cómo
responde el sensor a determinada temperatura. Al
igual que el GRT, llega a 0,05K con una sensibilidad Ilustración 30: Sensor de
óxido de Ruthenium
similar, posee una buena resistencia a la radiación,
pero al igual que el GRT, no responde adecuadamente en presencia de campos
magnéticos, únicamente por encima de 1K, por lo que no sería útil en dicho caso.
Ilustración 31: Valores típicos de
resistencia
3.3.2.1.5
Ilustración 32: Valores típicos de
sensibilidad
Conclusión y elección:
Según se ha visto, el Cernox parece el sensor más robusto y que alcanza una
temperatura menor sufriendo radiación y efectos de campos magnéticos. Por ello,
se escoge el modelo Cernox CX-1010, que es el que más se aproxima al cero
absoluto, llegando a los 21389 Ώ a 100 mK.
54
Resistencias de calibración y multiplexores
3.4 Resistencias de calibración y multiplexores
Como ya se ha mencionado y se verá más en profundidad cuando se
explique el algoritmo de calibración en el siguiente capítulo, una forma de reducir
notablemente el error de medida es empleando varias resistencias de calibración
conectadas todas ellas a los multiplexores de la manera que muestra la Ilustración
13. Se verá brevemente cómo funciona un multiplexor y el por qué de su elección
frente a la opción del uso de switches analógicos.
Ilustración 33: Conexión de los muxes y demuxes con las resistencias
En electrónica digital se entiende por multiplexor un circuito usado para el
control de un flujo de información que equivale a un conmutador. Su forma más
básica se compone de dos entradas de datos (A y B), una salida de datos y una
entrada de control. Cuando la entrada de control se pone a 0 lógico, la señal de
datos A es conectada a la salida; cuando la entrada de habilitación se pone a 1
lógico, la señal de datos B es la que se conecta a la salida.
Ilustración 34: Esquema y conmutador equivalente
de un multiplexor de 2 a 1
Tiene diversas aplicaciones, en este caso se empleará como un selector de
55
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
entradas. Pero no es el único componente capaz de realizar esta tarea.
Un 'switch' o conmutador es un dispositivo electrónico de comportamiento
similar al de un relé pero sin partes móviles. El elemento que hace el cambio es
normalmente un transistor de tipo MOSFET. El control de la entrada al switch se
realiza mediante circuitos lógicos. El resultado es que un cero lógico en el control
hace que el MOSFET tenga una resistencia elevada, por lo que el conmutador se
abre y a la inversa. Los switches normalmente se fabrican integrados, permitiendo
el uso de varios conmutadores (un número típico puede ser dos, cuatro u ocho).
Ilustración 35: Esquema de funcionamiento de un
switch de una entrada y una salida
Para elegir entre los dos muxes y el switch de los que se disponen para
espacio (ver tabla a continuación), se realiza el análisis de WC de todos los
componentes, obteniendo los siguientes resultados:
Typ
HS201RH
Source Leakage Current(nA)
Leakage current(nA)
MUX508B
Switch on resistance(ohm)
Leakage current(nA)
MUX1840A
Switch on resistance(ohm)
Max
10
100
5
0
10
250
0
0
1500
1800
0
0
10
100
0
0
1000
3000
0
0
nA
nA
x
nA
nA
ohm
ohm
nA
nA
ohm
ohm
Initial tolerance
Temperature Drift
Aging
Radiation
Initial tolerance
Temperature Drift
Aging
Radiation
Initial tolerance
Temperature Drift
Aging
Radiation
Initial tolerance
Temperature Drift
Aging
Radiation
Initial tolerance
Temperature Drift
Aging
Radiation
BOL
BOL+Tº
EOL
10
100
500
10
250
250
1500
1800
1800
10
100
100
1000
3000
3000
Table 6: WC de los multiplexores y el switch
56
Resistencias de calibración y multiplexores
Se observa que el mux 1840A es el que menos corriente de fuga presenta a
fin de vida, con lo que será el elegido para realizar las tareas de conmutación.
Como resistencias de calibración se emplearán las RNC90 de alta precisión. Se
deberá tener pues en cuenta las señales de control de los muxes para elegir la
resistencia a medir.
3.5 Filtro Paso-Bajo
El principal problema y motivo de este proyecto es el tratamiento del ruido,
omnipresente en todas las etapas de la medida. Por ello, es importante que antes
de amplificar la señal por una ganancia tan elevada (se pasa de una señal de 1uA a
una del orden de voltios) esta esté lo más limpia posible. Se proyecta pues un
filtro paso-bajo para evitar tener ruido de alta frecuencia.
El filtro que se empleará será un sencillo filtro RC. Se deben tener en cuenta
las resistencias de los multiplexores y del sensor o resistencias de calibración.
Ilustración 36: Filtro RC Paso-Bajo
Del esquema se pueden distinguir dos filtrados: el de modo diferencial y el
de modo común. C1 será el responsable del primero y C2 del segundo. En la etapa
siguiente, el amplificador de instrumentación rechaza muy bien el modo común,
por lo que se calculará la frecuencia de corte con C1, y C2 se llevará arriba en
frecuencia. El motivo es que si C2 varía por cualquier circunstancia, al variar su
frecuencia de corte no convierta modo común de la señal en diferencial y se
57
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
transmita a las siguientes etapas, ya que se filtrará con el filtro de modo
diferencial (ver ilustración a continuación).
Ilustración 37: Diagramas de Bode del Filtro
Paso Bajo según el modo
El cálculo de C1 da, tomando como valores fc=1 kHz, R=100Ω:
C 1=
1
1
=
=265 pF
2πR · f c 2π · 2 ·100 · 3000 ·1000
cuyo valor comercial más cercano es 270 pF. Por lo que tomaremos C2=27 pF,
también disponible en el mercado.
3.6 Amplificador de instrumentación
Tras hacer pasar la señal por la resistencia elegida y el filtro, llega el
momento de realizar la medida y de amplificarla para poder tratarla. Para ello, Se
emplea un amplificador de instrumentación, conectado en bornes de dicha
resistencia. Sus funciones principales serán las de amplificar fielmente la señal sin
58
Amplificador de instrumentación
alterar la medida.
3.6.1
Breve introducción teórica
Un amplificador de instrumentación es un dispositivo creado a partir de
amplificadores operacionales. Está diseñado para tener una alta impedancia de
entrada (evitando así posibles corrientes de fuga), y un alto rechazo al modo
común (CMRR).
La operación que realiza es la resta de sus dos entradas multiplicada por un
factor.
Ilustración 38: Circuito de un amplificador de instrumentación
Antes de entrar en ecuaciones, se ve que el punto clave reside en la primera
etapa, que precede una etapa de amplificación normal, pero que presenta el
problema de una baja resistencia de entrada y la dificultad de hacer variar la
ganancia. Esta primera etapa presenta los voltajes V1 y V2 en bornes de la
resistencia Rg, lo que hace que aparezca una corriente i=(V1-V2)/Rg.
Planteamos ecuaciones:
59
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
V o=V a ·
R 3 R 5 R6
R
·
−V b · 6
R5 R 2R3
R5
En el caso de que R 2=R5 y R3= R6 :
V o=
R6
·V a−V b
R5
Que viene a ser un amplificador normal. Si se atiende a la primera etapa,
tenemos:
 
V a=V 1 · 1
V b=−V 1 ·
R1
R
−V 2 · 1
Rg
Rg
 
R4
R
V 2 · 1 4
Rg
Rg
En el caso de que R1= R4 :

V a −V b=V 1−V 2 · 12
R1
Rg

Lo que muestra que se puede conseguir un amplificador operacional
sencillo, como en el caso básico pero añadiendo la mejora de una resistencia de
entrada teóricamente infinita. La salida será pues:

V o =V 1 −V 2 · 12

R 1 R6
·
R g R5
Si se observa esta expresión, se ve que existen dos ganancias, una para cada
etapa. Se debe pues encontrar el equilibrio entre ambas que mejor satisfaga las
necesidades.
En cuanto al comportamiento frente al modo común, el rechazo se produce
únicamente en la segunda etapa, dejando la primera pasar todo.
Ad Ad1 · Ad2
=
Acm
Acm
Como Acm1=0
CMRR=A d1 ·CMRR2
CMRR=
60
Amplificador de instrumentación
Por lo que mejora el rechazo al modo común en un factor de Ad1.
En cuanto a la contribución de cada etapa a la tensión de offset:
V OS = Ad1 · Ad2 · V OS1  Ad2 · V OS2
Por lo que la segunda etapa es la que más amplifica las tensiones de offset
de las entrada. Por todo esto, parece más lógico que la ganancia de la primera
etapa sea mayor que la segunda, ya que aumenta el CMRR y no aumenta tanto la
tensión de offset.
3.6.2
Necesidades previstas
Para estudiar las resistencias que se requieren, se analizarán los efectos de
cada etapa sobre el error final. De este modo, si se tiene en cuenta la ganancia
finita A de cada operacional (considerada la misma para cualquiera de los tres) se
obtienen las siguientes ecuaciones.
Primera Etapa:
 
Sea G= 2
R1
G
, entonces R1= · R y R g =R
Rg
2
V a = V 1−V a −I · R1  · A
V −V b G
= V 1−V a − a
· R · A
R1G 2
V −V b G
= V 1−V a − a
·  ·A
1G
2




V b =V 2−V b− I · R 1  · A
V −V b G
= V 2−V b − a
· R · A
R1G  2
V −V b G
= V 2−V b − a
·  ·A
1G
2




Y de la diferencia:
V a −V b =V 1 −V 2 
A1G
1 A1G−GA
61
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
Y de aquí el error en porcentaje:
A1G
−1G
1A1G−GA
−1G
ε=
=
· 100
1G
1G A
Segunda Etapa:
Sea H =
V o =A ·
R6 R3
=
R5 R2,

R3
R
V a−V b−V o · 5
R 2R3
R6

V
H
V a −V b − o
1 H
H
A· H
=
V −V b 
1H  A a
=A·


Y por tanto, el error relativo es:
A·
ε=
H
−H
1H  A
−1H 
=
·100
H
1H  A
No se debe olvidar que la salida del amplificador irá conectada al ADC, el
cual tiene un rango de entrada bipolar de ±5V, por lo que se debe calcular la
ganancia de esta etapa en función de este, para evitar recortes de la señal y por
tanto la pérdida de información. El ruido, presente a lo largo de todo el proyecto,
puede producir interferencias que al amplificarlas hagan que la señal se recorte,
por lo que se destinarán 0,5 V del rango para evitar este fenómeno.
Resta ahora saber la tensión prevista que se medirá para evaluar la ganancia
necesaria. Según las características del sensor, su resistencia disminuye cuando
aumenta la temperatura. Por ello, la diferencia de tensión máxima será cuando la
temperatura esté lo más cerca posible del cero absoluto: 21,389 K. Si la corriente
que atraviesa el sensor es de 1uA, la caída de tensión será de:
U =R · I =21389 ·1 ·10−6=21,389 mV . Esta tensión no será la única que se
amplificará, sino que las tensiones de offset y las corrientes de polarización se
sumarán a la señal. Por ello, se estudia la participación de cada una en la salida:
62
Amplificador de instrumentación
Tensiones de offset: se tienen las tensiones de offset introducidas por los
dos operacionales de la entrada y amplificadas por la ganancia total, más la
tensión de offset del tercer operacional por su ganancia:
Corrientes de offset (podemos despreciar las de bias frente a estas): como
V O V OS −OP27A =2 ·V OS−OP27A ·1G · H V OS −OP27A · H
=V OS −OP27A [ H 32G ]
antes, se tienen las dos corrientes de la entrada, multiplicadas por la resistencia
R2, que es donde se verá la caída de tensión, y multiplicada por la ganancia H,
V O  I OS −OP27A =2 · I OS −OP27A · R 2 · H I OS −OP27A · R3
=I OS −OP27A [ 2 · R2 · H R 3]
R
=I OS −OP27A · R5 2 · H  6
R5
=3 · I OS −OP27A · R5 · H
por último, se tendrá en cuenta la corriente del operacional de la salida.
[
]
Por tanto, con el rango de salida antes previsto, se deben tener en cuenta
todos los factores como sigue:
Rango de entrada del ADC =U sensor U offsets U Ipolarizacion
4,5 V =H · [ U sensor ·1GV OS −OP27A ·32G3 · I OS −OP27A · R5 ]
Sabemos que:
Usensor = 21,389 mV
VOS-OP27A = 76,61 uV (EOL)
IOS-OP27A = 70,94 nA (EOL)
Supongamos R5 = 1K para reducir la influencia de la corriente de offset,
y H = 10 V/V. Entonces, G = 19,88 ≈ 20 V/V. Podemos redondear hacia arriba ya
se han escogido los valores de Vos e Ios más desfavorables, además del medio
voltio de protección frente al ruido, por lo que la probabilidad de que la señal se
vea recortada es casi nula.
Por tanto nos queda una ganancia final de:
63
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales

Ad= 12
R1
Rg

·
R6
R5
=1G· H=210
V
V
Este valor ha sido calculado para el caso de máximo voltaje. Las resistencias
habrán de tener los siguientes valores:
R1
10K
R2=R5
1K
R3=R6
10K
Rg
1K
Tabla 7: Valores de las resistencias empleadas en el Amplificador de
Instrumentación
Con esto se puede configurar el plano y el análisis de WC que exponemos
a continuación con los errores correspondientes.
3.6.3
Análisis de WC
Los resultados obtenidos del WCA (ver análisis completo en los anexos)
son:
No se han tenido en cuenta los errores del of f set.
Error BOL(%)
Error BOL+Tª(%)
Error EOL(%)
Suma aritmética:
0,0680
0,0880
0,1224
Suma cuadrática:
0,0474
0,0594
0,0831
Tabla 8: Resultados del WCA del amplificador de instrumentación
64
Amplificador de instrumentación
3.7 Convertidor A-D
La última parte del sistema de medida consistirá en la conversión de la señal
al formato digital para facilitar su procesado. Para ello, es empleará un
convertidor analógico a digital (en adelante DAC: Digital-to-Analog Converter).
El modelo a usar será el ADC7809 de 16 bits por ser el que mejor resolución
ofrece.
Ilustración 39: Modelo y pines de conexión del ADC7809
Se describe a continuación el modo de conexión de cada pin, detallando en
algunos casos los elementos externos empleados.
65
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
PIN
Símbolo
Descripción
1
R1IN
2
AGND1
3
R2IN
Entrada analógica. Configurada para entrada bipolar ±5V
4
R3IN
Entrada analógica. Configurada para entrada bipolar ±5V
5
CAP
Referencia Buffer. Conectada a tierra mediante condensador de 2.2uF.
6
REF
Referencia Entrada/Salida. Conectada a tierra mediante condensador de
2.2uF. Su valor típico es de 2,5 V.
7
AGND2
Tierra analógica.
8
SB/BTC
LOW: lo que significa que se elige Binary Two's Complement
(negado). Es decir, se emplea el complemento a dos.
9
EXT/INT LOW: elige un reloj externo o interno para la transmisión de los datos.
A 0, por lo que empleará el reloj conectado a DATACLK. Conectado a
LPVDIG para su protección..
Entrada analógica. Configurada para entrada bipolar ±5V
Tierra analógica. Empleada como referencia interna.
10
DGND
Tierra digital.
11
LPBIT
LOW: bit empleado en el test, no se emplea en funcionamiento normal.
12
LPSTATU Latchup Protection Status Output. A 1 indica que la salida es inválida.
S
13
VANA
Analog Supply Input. Conectado a 5V.
14
VDIG
Digital Supply Input. Conectado a 5V.
15
SYNC
Para sincronizar la salida. No se emplea por lo que se deja no
conectado.
16
DATACLK Reloj externo. A cero entre conversiones.
17
DATA
18
TAG
Salida de datos serie.
LOW: empleado con reloj externo. Introduce un retraso en la
salida. No se emplea.
19
R/C
Entrada Read/Converter. Un paso de 1 a 0 provoca que empiece la
conversión.
20
CS
LOW: es un bit negado, por lo que se habilita el Chip Select.
21
BUSY
Se trata de una salida negada que muestra si está ocupado o no el ADC.
Cae cuando se inicia la conversión y permanece a nivel bajo hasta que
se completa la conversión. Cuando R/C está arriba, BUSY se pone
arriba.
22
PWRD
LOW: Power Down Input. A 1 se inhiben las conversiones y se
consume mucha menos potencia. No se emplea.
23
LPVANA Latchup Protection Analog Supply. Debemos desacoplarlo de tierra
analógica mediante condensadores de 100 nF.
24
LPVDIG
Latchup Protection Digital Supply. Debemos desacoplarlo de tierra
analógica mediante condensadores de 100 nF. Conectado a
EXT/INT
Table 9: Descripción de la conexión de los pines del ADC 7809LP
66
Convertidor A-D
Se estudiarán a continuación las conexiones que más peculiaridades
requieren, comenzando por las fuentes de alimentación necesarias.
3.7.1
Tensiones necesarias
Como se aprecia en la tabla resumen, algunos pines requieren de tensiones
de 5V o de 2,5V. Las baterías que en principio estarán disponibles proporcionarán
15V, por lo que se deberá dividir la tensión. Se propone el siguiente método de
división de la tensión.
Ilustración 40: Diseño de los divisores de tensión de 15V a 5V y 2,5V
Se observa cómo en un primer momento se emplea un pin programable de
tensiones de referencia (modelo AD584) con salida configurada en 5V. Si se
observa más en detalle se ve:
Ilustración 41: Detalle del divisor de tensión de 15V a 5V
El condensador situado entre los terminales CAP y VBG filtra el ruido de la
salida reduciendo su ancho de banda. De la misma forma los condensadores en
67
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
paralelo de 100nF y de 6,8uF filtran las altas frecuencias. Sin embargo lo más
interesante resulta el transistor dispuesto así entre la entrada y la salida. Este
suministrará la corriente que no pueda dar el AD584, que según la hoja de
características serán 5mA.
Una vez se tienen los 5V, se dividen mediante divisor resistivo por dos y se
sitúa un seguidor que ajuste las resistencias de entrada y salida.
3.7.2
Conexión de la entrada de la señal
La hoja de características del AD584 ofrece distintos modos de conexión a
la entrada según se tenga una bipolar o unipolar con distintos rangos. En este
caso, como ya se ha comentado, se tomará la bipolar ±5V. Para ello, la hoja de
características muestra la siguiente conexión de los pines de entrada:
Ilustración 42: Modo de conexión de la entrada bipolar ±5V
3.7.3
Conexión con los pines externos
Como pines externos, se tiene a la salida de los datos en serie (DATA) y
otros que permiten controlar el ADC, como el CONVERT que permite controlar
cuando estará convirtiendo datos y el BUSY que mediante un led y mediante la
sincronización con la tarjeta de adquisición de datos permitirá obtener las medidas
68
Convertidor A-D
cuando ya estén convertidas.
Ilustración 43: Conexión del ADC con los pines externos
La conexión se realiza mediante búfferes digitales o Line Drivers,
empleados para la conexión directa con un ordenador. Se emplean resistencias de
21,5K en las conexiones con el ADC como pull down, para conseguir que el pin
tenga un camino a masa. De no haberlo el pin puede aumentar su potencial en
condiciones de vuelo y producirse chispazos.
La conexión y configuración se verá en el siguiente apartado.
3.8 Otros aspectos del diseño
Además de las etapas antes expuestas, existen otras que si bien no son tan
explícitas, son igualmente necesarias que pasan a describirse en este apartado..
3.8.1
Filtro de alimentación
Lo amplificadores operacionales OP-27A trabajan con una alimentación
bipolar de ±15 V. Dichas conexiones pueden ser directas a la fuente de
69
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
alimentación, pero existen algunos problemas que sugieren adaptar dicha
conexión.
Ilustración 44: Vista superior
del componente OP-27A
El principal problema que surge es el del ruido proveniente de las fuentes de
alimentación del satélite. Al ser un ruido de alta frecuencia, bastará con un filtro
paso-bajo para asegurarnos una corriente de alimentación más limpia. El PSRR
(Power Supply Rejection Ratio) del operacional ya se encargará de filtrar las
frecuencias bajas que dejemos pasar.
Por tanto, se debe diseñar un filtro paso-bajo con los siguientes requisitos:
●
La corriente debe ser suficiente para alimentar al operacional.
●
Frecuencia de corte alrededor de 1kHz.
La corriente máxima de alimentación según la hoja de características es de
4,67 mA.
U =R · I
U
0,5
R= =
=107,06 Ω
I 4,67 ·10−3
Se escogerá una resistencia algo mayor, pues no afecta al funcionamiento ya
que el operacional no necesitará tanta corriente. Por ello, empleará una resistencia
de 464 Ώ cuya referencia es R0705_E8B_BAR.
1
2πRC
1
1
C=
=
=343 nF
2πRf c 2π · 464 ·1000
f c=
Para obtener este valor de capacidad se dispondrán tres condensadores de
100 nF en paralelo cuya referencia es CC1210T2_KC9_BAR.
70
Otros aspectos del diseño
La frecuencia de corte final quedará:
f c=
1
1
=
=1,143 kHz
2πRC 2π · 464 · 300· 10−9
que es cercana a la requerida de 1 kHz. Ahora bien, no será necesario
disponer de dos filtros como estos por operacional. La alimentación de un
operacional puede ser menor de 15V siempre que haya rango dinámico suficiente
a la salida. La hoja de características indica que la tensión máxima de salida es de
15 V, pero raramente se pasará de los 5 V en estos diseños. Por ello, se puede
permitir una caída de tensión de 5 V en la resistencia de 464 Ώ, lo que da una
corriente de 10,7 mA y permite alimentar a dos operacionales a su máxima
intensidad. Se usará pues un filtro por cada dos operacionales.
Como se ha especificado, este filtro será empleado con el OP-27A, no es
necesario para otros integrados como los multiplexores.
3.8.2
Reloj del Convertidor ADC
Al igual que el DAC, el ADC necesitará de un reloj que marque la
frecuencia de muestreo. Esta debe permitir una buena resolución además de
cumplir el teorema de Shannon, es decir ser mayor que el doble de la frecuencia
deseada. En nuestro caso, deberá ser mayor de 40Hz. El límite superior vendrá
marcado por la capacidad de procesado que tengamos. Una frecuencia
excesivamente alta supondrá una cantidad de datos muy elevada que conllevará
un procesado más lento y quizás no añada más precisión de la deseada.
La tarjeta de adquisición que se recomienda usar para la validación final de
la arquitectura es la KPCI-3110. Sin embargo sus límites en cuanto a entradas
digitales se encuentra en el orden de los MHz, lo que sobrepasa el nivel exigido
en el proyecto. Se establecerá pues de forma arbitraria la frecuencia de muestreo
en el entorno de los 10 kHz.
El reloj que se empleará para un modelo de vuelo apto es el oscilador de
cristal MCM 2760-14M que ofrece a la salida una frecuencia de oscilación de
71
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
4MHz. Se deberán emplear contadores síncronos que actuarán como divisores de
frecuencia para obtener una frecuencia de muestreo final en torno a 100 kHz.
Los modelos empleados son los 54AC/74AC161, cada uno, al ser de 4 bits,
cuenta hasta 15, es decir, divide la frecuencia por 16. Con lo que tras el primer
contador, tenemos un reloj de 250 kHz. Colocando un nuevo contador, pero
conectando la salida esta vez al segundo LSB, se divide por dos la frecuencia,
teniendo un reloj final de 125 kHz, como se buscaba. Esta técnica permite no
tener que utilizar el prescalado y por tanto nuevas conexiones a tensiones de
referencia.
Ilustración 45: Esquema de conexión del oscilador y los divisores
de frecuencia
3.9 Error total
Tras haber descrito cada etapa y haber realizado los análisis de peor caso
(WCA) para los tres estados pedidos: BOL (Begin of Life), BOL + T (Begin of
Life + Temperature) y EOL (End Of Life), sumamos los errores para obtener el
error total que es lo que solicitará el cliente. La siguiente tabla muestra cada
etapa, y su suma.
72
Error total
Divisor de tensión
Error total tras calib ración de offset
Error BOL(%)
Error BOL+Tª(%)
Error EOL(%)
Suma aritmética:
0,0356
0,0444
0,0619
Suma cuadrática:
0,0252
0,0314
0,0438
Amplificador de instrumentación
Error total tras calib ración de offset
Error BOL(%)
Error BOL+Tª(%)
Error EOL(%)
Suma aritmética:
0,0680
0,0880
0,1224
Suma cuadrática:
0,0474
0,0594
0,0831
Error BOL(%)
Error BOL+Tª(%)
Error EOL(%)
Suma aritmética:
0,1037
0,1325
0,1844
Suma cuadrática:
0,0537
0,0672
0,0939
TOTAL
Tabla 10: Análisis de WC total
Como vemos, existen dos errores, los de la suma aritmética y los de la
cuadrática, ambos dan información sobre el diseño, sin embargo, el error
cuadrático es siempre más realista en cuanto a ponderación de errores.
Únicamente se han considerado estas etapas por ser las que más influencia
pueden tener en el resultado final, pese a que el algoritmo de calibración anulará
todos estos errores. La fuente de corriente, al poseer las propiedades que hemos
visto de autorregulación se ha estimado oportuno despreciar su error, aunque
queda como una opción en futuros desarrollos como se verá seguidamente.
El erro de medida de nuestro circuito será a final de vida del 0,0939%.
3.10 Aspectos particulares para un futuro
desarrollo
Tras la completa descripción y análisis de las distintas etapas y haber
73
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
dedicado el suficiente tiempo, se pueden aportar algunas ideas que se hayan
barajado en pos de futuros desarrollos.
El objetivo para la continuación del proyecto será el de disminuir cada vez
más la corriente que atraviese el sensor resistivo. La limitación digital no parece
tan importante como la de poder controlar la corriente. Tras la validación de la
arquitectura propuesta, avances en cuanto a la fuente de corriente se verán
necesarios. Por ejemplo, la ganancia en el operacional 8, que depende de las
resistencias 27 y 28 en paralelo y de la 24 es en este proyecto de:
−R 24 −10K
V
=
=−40
R27/ 28
250
V
Esta ganancia amplifica e invierte el modo común presente en la carga, ya
que las componentes diferenciales se anulan entre sí. En las simulaciones y
cálculos se ha visto que esta ganancia permite ajustar mejor el offset en la fuente
de corriente pero sin llegar a conclusiones claras de su influencia, por lo que se
recomienda un análisis más detallado en proyectos que sigan a este.
De la misma forma, se recomienda el estudio en profundidad de las etapas
que introduzcan ruido que no pueda ser filtrado y que no se han podido analizar
en el presente documento. Esta parte deberá ser contrastada con el capítulo
siguiente, cuando se sepa qué etapas fallan más en dicho aspecto.
74
4 Descripción del procesado de la señal
E
l tratamiento y procesado de la señal, tras la concepción de la
arquitectura y la parte eléctrica no es una etapa menos importante,
pues ambos están en estrecha relación. De hecho uno no tiene
sentido sin el otro. Al medir y obtener los datos a través del ADC, se observará
una señal con los errores mostrados en los WC del capítulo anterior y el ruido
introducido por cada etapa. En este capítulo se tratará, en un primer momento, el
análisis de la señal y la justificación de sus características, seguidamente, se verá
cómo reducir los errores vistos en el capítulo anterior mediante calibración y,
finalmente, unas bases teóricas de cómo procesar la señal obtenida para resultar
en una medida fiable y de precisión.
4.1 Características de la señal
En este proyecto se ha empleado para la mayoría de los diseños eléctricos el
operacional OP-27A. Este componente es el que más ruido introducirá en la
medida. Otras fuentes serán las baterías, de las que ya se ha visto su filtrado o los
cables por su capacidad y ruido térmico. La señal generada debe tener una
frecuencia que esté lo más alejada posible de las frecuencias del ruido.
En teoría del ruido, existen principalmente dos tipos: ruido blanco y ruido
rosa. El primero se caracteriza por tener una densidad espectral de potencia de
valor constante, y el segundo por ser su densidad espectral de potencia
proporcional al inverso de su frecuencia (de ahí el nombre de 1/f). Habrá pues un
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
punto donde ambos espectros se crucen, dicho punto que separa los dos tipos
recibe el nombre de 1/f corner.
Ilustración 46: Ruido blanco
(densidad espectral de potencia de
valor constante)
Ilustración 47: Ruido rosa (densidad
espectral de potencia proporcional al
inverso de la frecuencia)
Según la hoja de datos del OP-27A, su 1/f corner se sitúa en 2,7 Hz:
Ilustración 48: Ruido en
función de la frecuencia de un
OP-27A
Así pues, para evitar tener ruido rosa en nuestra señal, se debe emplear una
frecuencia superior a 2,7 Hz. El límite superior se establece por el efecto de las
capacidades parásitas del circuito, que aparecen principalmente en el cableado.
Ya se ha visto que frecuencias altas son fuente de inestabilidad, por lo que, de
forma arbitraria se escoge una frecuencia de 20 Hz, suficientemente alejada del
76
Características de la señal
1/f corner del OP-27A. [10]
4.2 Algoritmo de calibración
Se han calculado los errores de cada etapa del sensor a lo largo del capítulo
anterior, y aunque pudieran ser suficientes, existe un método de medida que
permite reducirlos de forma notable: la medida ratiométrica. A continuación se
explicará brevemente la teoría de dicha medida y la aplicación al sensor a través
de las ya famosas resistencias de calibración.
4.2.1
Teoría de la medida ratiométrica
Existen dos tipos de medidas: directa y ratiométrica. La primera no tiene
mayor explicación que la dada en la introducción, una medida directa del sensor.
La segunda sin embargo emplea como su nombre indica una relación (un ratio)
entre dos medidas, que supone una mejora notable de la medida, ya que en dicha
división se eliminarán una gran cantidad de errores.
Se considera el circuito de la Ilustración 49. Se tienen dos etapas, una con
una fuente de corriente y un amplificador de instrumentación y con error e1 y otra
etapa con un multiplexor y un ADC, con otro error e2. Se emplean dos referencias
para poder obtener medidas independientes de cada bloque, con el fin de ajustar
errores, como se muestra a continuación.
77
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
Ilustración 49: Esquema de una medida ratiométrica
estándar con dos referencias de un sensor resistivo
La tensión del sensor medida por el ADC es:
V tm=V ref2 V ⋅e ref2⋅A fc
siendo e ref2
corriente,
Av
 
 
mA
V
⋅R sensor⋅Av
⋅e1⋅e ref1OFF 1OFF 2
V
V
el error de la referencia 2,
A fc
la ganancia de la fuente de
la ganancia del amplificador y e 1
el error de fuente de
corriente más amplificador. Esta telemetría tiene además el error de la referencia
1 e ref1 empleada como referencia externa del ADC.
Siguiendo el caso anterior ahora hay que medir la tensión
V ref2
directamente con el ADC, medida que contendrá los errores de las referencias que
queremos anular:
V ref2ADC=V ref2⋅e ref2⋅e ref1 OFF 2
78
Algoritmo de calibración
La resistencia del sensor queda entonces:
V tm−OFF 1−OFF 2
R sensor =
=R
⋅e
 V ref2ADC −OFF 2⋅A fc⋅Av sensorReal 1
Se obtiene el valor del sensor independientemente de la precisión de la
referencia o ADC. El único error remanente es e 1 , que de disponer de una R de
precisión en la carga se podría calibrar también.
4.2.2
Algoritmo a emplear
A continuación se define con mayor precisión los pasos que se siguen en la
calibración de los errores del sensor diseñado.
Los distintos errores de cada etapa pueden agruparse en uno sólo
denominado e1, al igual que el offset introducido en OFF 1 (Observar Ilustración
50). Otro error que se desconoce es el de la tarjeta de adquisición de datos que
será denominado como e2 con su correspondiente OFF2.
Ilustración 50: Esquema del sensor y de los errores presentes
79
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
Así pues, se seguirán los siguientes pasos:
1. Se comanda corriente cero a la entrada de la placa, se mide por tanto es el
offset total, que agrupa: OFF T =OFF 1OFF 2
2. Se conecta la entrada de la tarjeta de adquisición de datos a masa y se
mide
OFF2.
Se
obtiene
pues
fácilmente
OFF1
como:
OFF 1=OFF T −OFF 2
3. Si se conecta Vref directamente a la tarjeta, en el ADCcode aparecerá:
ADC code =V REF · e 2OFF 2
4. Seguidamente se lee la medida del sensor, es decir Vref pero atravesando la
resistencia, esto da:
ADC code =V REF · e 1 · RS OFF 1 e 2OFF 2
Si se tiene en cuenta que se conocen los valores de OFF1 y OFF2, se
ADC code =V REF · e 1 · RS · e 2
puede simplificar la expresión mediante ajuste:
Por tanto, si se dividen ambas expresiones se obtiene:
R Med1=
V REF · e 1 · R S · e 2
=e 1 · RS
V REF · e 2
Es decir, queda únicamente el error e1 que no es conocido, tal y como se
explicó en la parte teórica.
Como además las ganancias de cada etapa son conocidas, se puede
obtener la modificación de la señal en comparación con la de entrada
original: sea KI la ganancia de la fuente de corriente y KA la del
amplificador de instrumentación. Entonces:
R Med1=
V REF · e 1 · RS ·e 2
e1
=RS
V REF · e 2 · K I · K A
K I ·K A
5. A través de la señal de control de los multiplexores, se selecciona una
resistencia de precisión (0,05 %) de valor conocido y lo más cercano
posible al rango de temperatura estimado. De esta manera se obtendría:
80
Algoritmo de calibración
R Med2=e 1 · Rcalibración
Al ser Rcalibración conocida, podemos obtener el valor de e1 y por tanto
obtener la medida con la precisión que ofrecen las resistencias de
precisión, en este caso de 0,05%.
e 1=
RMed2
Rcalibración
Y por tanto
R Med1=RS
R Med2
K I · K A · Rcalibración
Como todos los valores del cociente son conocidos, el valor de Rs se
deduce fácilmente con la precisión antes mencionada.
4.3 Tratamiento digital de la señal
Una vez calibrado el error, es el momento de tratar la señal medida para
obtener de ahí el dato de la temperatura. Lo que se presenta en este apartado es un
planteamiento teórico que permita tener una base para que en proyectos
posteriores se desarrolle de forma más completa.
4.3.1
Filtrado digital de la señal
La señal obtenida no dará información alguna a primera vista, y será
imposible de trabajar en el dominio del tiempo. Por ello se hablará únicamente del
dominio de la frecuencia.
Ilustración 51: Filtrado teórico
81
Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales
Como se ve en la ilustración, lo más sencillo para limpiar en un primer
momento la señal será emplear un filtro genérico de ruido, que lo reduzca de
forma importante. Pese a que el ruido rosa tenga un peso mayor, no importa ya
que un filtrado paso-banda centrado en los 20 Hz lo eliminará posteriormente.
Como filtro para el ruido, puede emplearse uno de tipo Notch por ejemplo.
Para el paso-banda, un filtro FIR puede ser adecuado[11], situando debidamente
los ceros en el círculo unidad y los polos en el origen.
4.3.2
Algoritmo para la obtención final de la temperatura
Tras haber filtrado la señal, debemos obtener una sinusoidal de 20 Hz.
Obviamente no estará completamente, por lo que se deberá emplear un algoritmo
para que la medida sea más fiable. La solución más simple es la de realizar una
media aritmética de una serie de valores.
Lo primero será determinar el número de muestras que se deseen emplear
en la media. Un gran número garantiza una mayor precisión, sin embargo,
requiere de un procesador de mayor capacidad así como de un mayor tiempo entre
medida y medida, por lo que un cambio brusco de temperatura tardará en
apreciarse.
Una vez determinado el tiempo, que en realidad será el número de muestras
multiplicado por el tiempo de muestreo, se procede a elegir qué puntos de la señal
se cogerán como referencia. Los puntos más lógicos parecen los valores de pico,
por lo que en cada ciclo aparecen dos medidas: el máximo y el mínimo, que en
principio deben de ser iguales en valor absoluto. Una calibración con respecto al
cero garantizará un mejor resultado.
La ventaja de este método es que según pasa el tiempo, el valor se va
actualizando de forma dinámica, tomando los puntos anteriores como referencia,
haciendo que la medida sea continua pero ponderada.
82
5 Resultados y conclusiones
S
e ha visto a lo largo de este proyecto, cómo se ha desarrollado una
nueva tecnología que permitirá mejorar la medida de temperaturas
criogénicas en vehículos espaciales. Se ha cumplido el objetivo
principal, obteniendo un diseño eléctrico que emplea una corriente controlada de
1 uA para realizar la medición. Dicho circuito ha sido analizado por etapas
teóricamente y simulado mediante Pspice, obteniendo resultados altamente
satisfactorios.
El uso de un algoritmo de calibración mediante medida ratiométrica ha
permitido reducir de forma notable el error final en la medida, quedando este en el
0,05%.
La ambición del proyecto, así como el coste y tiempos de producción y
comprobación, han hecho imposible la presentación de un prototipo a tiempo para
el final del curso, que habría completado la validez de los resultados. A la hora de
escribir estas líneas se ha encargado la tarjeta de adquisición de datos, así como
un ordenador específico para la continuación del proyecto, y en los próximos días
se fabricará el primer prototipo de la tarjeta.
Bibliografía
1 : Tratamiento Criogénico , http://www.prodigyweb.net.mx/irias/esp/cont/2.htm
2 : Cryogenics and Cryogenic Temperature Sensors ,
http://www.temperatures.com/cryogenics.html
3 : Historia de la Astronomía Infrarroja ,
www.spitzer.caltech.edu/espanol/edu/ir/orbi
4 : Refrigerando un satélite infrarrojo en el espacio ,
http://www.iac.es/galeria/hcastane/iso/12.htm
5 : Wikipedia - La enciclopedia Libre , www.wikipedia.org
6 : NASA , www.nasa.gov
7: Woodhouse, C. E:, High Precision, Rapid Readout of Cryogenic Temperature
Sensors in the Space. 1990,,
8: Drake Moyano, J.M., Tema VII: Acondicionamiento analógico de señales,
9: Sedra, A.S.; Smith, K.C., Circuitos Microelectrónicos, 1998,México
DF,Oxford.
10: Woodhouse, C.E., Superfluid Helium Tanker Instrumentation. 1990,,
11: McClellan, J.H.; Schafer, R.W., DSP First - A multimedia approach,
1998,New York,Prentice Hall.
Anexos
Anexo A: Planos del circuito eléctrico
Anexo B: Lista de componentes
Anexo C: WCA
Anexo D: Hojas de características
Anexo A
Planos del circuito eléctirco
1K
Jumper
R4
9K
R1
+15 V
Cfa
3x100nF
Rfa
1
9K
Entrada de la Tarjeta
Banana hembra 2mm
BAL
5
2
6
-IN
V+
OP-27A
3
7
+IN
OUT
4
8
VN.C.
Jumper
R1
R3
BAL
464Ω
Salida del divisor
1K
Rfa
464Ω
Cfa
3x100nF
-15 V
Fecha
Dibujado
Comprob.
Id. s. nor.
01/05/2007
Nombre
SAMANIEGO LÓPEZ, Bruno
CATALÁN MORROS, Jordi
UNE
Escala
Plano nº 01-01
Firma
Etapa 1: Divisor de tensión
2K
R2
BAL
BAL
6
-IN
V+
OP-27A
3
7
+IN
OUT
4
8
VN.C.
-Vf
2
R3
R3
2K
R3
+Vf
V-
1
5
BAL
BAL
2
6
-IN
V+
OP-27A
3
7
+IN
OUT
8
N.C.
+Vf
-Vf
V-
N.C.
1
5
BAL
BAL
2
6
-IN
V+
OP-27A
3
7
+IN
OUT
8
R1
R5
5K
20K
R1
20K
1
BAL
+Vf
-Vf
5
BAL
6
-IN
V+
OP-27A
3
7
+IN
OUT
4
8
VN.C.
-Vf
2
+Vf
1
5
BAL
BAL
2
6
-IN
V+
OP-27A
3
7
+IN
OUT
8
N.C.
2K
+Vf
6
-IN
V+
OP-27A
3
7
+IN
OUT
4
8
VN.C.
-Vf
500
R4
V-
100K
R2
2
Salida 2 de la fuente
10K
R4
R4
BAL
Salida 1 de la fuente
4
10K
BAL
500
-Vf
R7
10K
R3
5
R7
1 uF
10K
1
250
R4
4
C1
R4
R6
10K
V-
+Vf
-Vf
-Vf
4
+Vf
Salida del divisor
100K
1 uF
R3
1
5
BAL
BAL
2
6
-IN
V+
OP-27A
3
7
+IN
OUT
8
R2
C1
R3
1
5
BAL
BAL
2
6
-IN
V+
OP-27A
3
7
+IN
OUT
8
N.C.
R1
4x100K
4
R1
N.C.
20K
V-
20K
+Vf
5
4
1
R3
R3
R3
R3
4x100K
R2
2K
Fuentes de alimentación con filtro
Fecha
-15 V
+15 V
Dibujado
Comprob.
Rfa
+Vf
464Ω
Cfa
3x100nF
-Vf
Rfa
464Ω
Cfa
3x100nF
Id. s. nor.
01/05/2007
Nombre
SAMANIEGO LÓPEZ, Bruno
CATALÁN MORROS, Jordi
UNE
Escala
Firma
Plano nº 01-02
Etapa 2: Fuente de corriente
Señales de control 0 - +5V de la tarjeta
Salida 1 de la fuente
C0
C1
Vref
3x Banana hembra 2mm
HS-1840ARH
+Vf
-Vf
C0
C1
Vref
Vref
C0
C1
-Vf
OUT
-Vs
IN8
IN7
IN6
IN5
IN4
IN3
IN2
IN1
EN
ADDR A0
ADDR A1
ADDR A2
OUT
-Vs
IN8
IN7
IN6
IN5
IN4
IN3
IN2
IN1
EN
ADDR A0
ADDR A1
ADDR A2
+Vs
NC
NC
IN16
IN15
IN14
IN13
IN12
IN11
IN10
IN9
GND
Vref
ADDR A3
Vref
+Vs
NC
NC
IN16
IN15
IN14
IN13
IN12
IN11
IN10
IN9
GND
Vref
ADDR A3
Vref
+Vf
Entrada 1 al filtro
HS-1840ARH
Cernox CX-1010
Rcal1
Rcal2
Rcal3
Salida 2 de la fuente
HS-1840ARH
+Vf
-Vf
C0
C1
Vref
Vref
C0
C1
-Vf
OUT
-Vs
IN8
IN7
IN6
IN5
IN4
IN3
IN2
IN1
EN
ADDR A0
ADDR A1
ADDR A2
OUT
-Vs
IN8
IN7
IN6
IN5
IN4
IN3
IN2
IN1
EN
ADDR A0
ADDR A1
ADDR A2
+Vs
NC
NC
IN16
IN15
IN14
IN13
IN12
IN11
IN10
IN9
GND
Vref
ADDR A3
Vref
+Vs
NC
NC
IN16
IN15
IN14
IN13
IN12
IN11
IN10
IN9
GND
Vref
ADDR A3
Vref
+Vf
Entrada 2 al filtro
HS-1840ARH
Fecha
Dibujado
01/05/2007
Nombre
SAMANIEGO LÓPEZ, Bruno
Comprob.
CATALÁN MORROS, Jordi
Id. s. nor.
UNE
Escala
Plano nº 01-03
Firma
Etapa 3: Sensor Cernox y
resistencias de calibración
+Vf
1
BAL
BAL
5
2
6
-IN
V+
OP-27A
7
+IN
OUT
4
8
VN.C.
3
C2
-Vf
R3
10K
27 pF
9K
R1
R1
Entrada 1 al filtro
Rg
C1
+Vf
10K
R2
1
1K
2
1K
R2
270 pF
1K
9K
R1
-Vf
10K
BAL
BAL
5
6
-IN
V+
OP-27A
3
7
+IN
OUT
4
8
VN.C.
Entrada al ADC
R3
R1
Entrada 2 al filtro
C2
+Vf
27 pF
1
BAL
BAL
5
-Vf
10K
2
6
-IN
V+
OP-27A
3
7
+IN
OUT
4
8
VN.C.
-Vf
Fuentes de alimentación con filtro
Rfa
Fecha
-15 V
+15 V
Dibujado
Comprob.
464Ω
Cfa
3x100nF
Rfa
464Ω
Cfa
3x100nF
Id. s. nor.
-Vf
SAMANIEGO LÓPEZ, Bruno
CATALÁN MORROS, Jordi
UNE
Escala
Firma
+Vf
01/05/2007
Nombre
Plano nº 01-04
Etapa 4: Filtro PB + Amplificador de
instrumentación
200
Vcc
33,2K
2,2uF
1K
1
BAL
BAL
100 nF
6
-IN
V+
3 OP-42A 7
+IN OUT
4
8
VN.C.
1K
_CLR
_LOAD
ENTR
ENP
CLK
A
B
C
D
RCO
QA
QB
QC
QD
RCO
QA
QB
QC
QD
5
2
Entrada al ADC
100 nF
100 nF
Vcc
_CLR
_LOAD
ENTR
ENP
CLK
A
B
C
D
R1IN
AGND1
R2IN
R3IN
CAP
REF
AGND2
SB/BTC
EXT/INT
DGND
LPBIT
LPSTATUS
100
Ref
LPVDIG
LPVANA
PWRD
BUSY
CS
R/C
TAG
DATA
DATACLK
SYNC
VDIG
VANA
+5V
100 nF
Vcc
100 nF
OUT
100
GND 4 MHz
ADC-7809LP
Y1
Y2
Y3
Y4
+15 V
47uF
6.65
100nF
A1
A2
A3
A4
_DE
100nF
6.65
A1
A2
A3
A4
_DE
14,7
464
6.8uF
100nF
100 nF
47uF
100nF
COMMON STR
VBG
CAP
5V
Y1
Y2
Y3
Y4
2x Banana hembra 2mm
DATA
BUSY
21,5K21,5K21,5K21,5K
VIN
10V
AD584
47 nF
2.5V
6,8 uF
CONVERT
Banana hembra 2mm
1K
10K
1
BAL
BAL
5
2
1K
1K
6
-IN
V+
3 OP-27A 7
+IN OUT
4
8
VN.C.
100
100
Ref
100 nF
2.2 uF
10K
6.8uF
100nF
Fecha
Dibujado
01/05/2007
Nombre
SAMANIEGO LÓPEZ, Bruno
Comprob.
CATALÁN MORROS, Jordi
Id. s. nor.
UNE
Escala
Plano nº 01-05
Firma
Etapa 5: conexión con el ADC
Anexo B
Lista de componentes
Partlist
Divisor de tensión
Componente
Resistencia RNC90Z
Resistencia RNC90Z
Amplificador OP-27A
Banana hembra 2mm
Jumper
Fuente de corriente
Componente
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Amplificador OP-27A
Condensador
MUX
Componente
Banana hembra 2mm
MUX1840A
Sensor y calibración
Componente
Cernox CX-1010
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Filtro Paso-Bajo
Componente
Resistencia RNC90Z
Condensador
Condensador
Valor
1K
9K
Ref
RNC90Z 1K T R
RNC90Z 9K T R
Número
Valor
2K
20K
100K
10K
5K
500
250
Ref
Número
4
4
10
5
1
2
1
8
2
1uF
Valor
Ref
Número
3
4
Valor
Ref
Número
1
1
1
1
20K
15K
10K
Valor
100
270 pF
27 pF
Amplificador de instrumentación
Componente
Valor
Resistencia RNC90Z
10K
Resistencia RNC90Z
1K
Amplificador OP-27A
ADC
Componente
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
2
2
1
1
2
Valor
6,65
14,7
100
200
464
10K
Ref
Número
2
1
1
Ref
Número
4
3
3
Ref
Número
2
1
4
1
1
2
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Condensador
Condensador
Condensador
Condensador
Condensador
ADC7809
Amplificador OP-27A
Amplificador OP-42A
Transistor BJT npn
Diodo
LED Rojo
Oscilador 4MHz
Transistor BJT npn
Búffer Digital
Contador de 4 bits
Banana hembra 2mm
Filtros de alimentación
Componente
Resistencia RNC90Z
Condensador
TOTAL
Componente
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Resistencia RNC90Z
Amplificador OP-27A
Banana hembra 2mm
Jumper
Condensador
MUX1840A
Cernox CX-1010
Condensador
Condensador
Condensador
Condensador
Condensador
1K
21,5K
33,2K
100nF
47nF
47uF
6,8uF
2,2uF
(cada 2 OPs)
Valor
464
100 nF
Valor
6,65
14,7
100
200
250
464
500
100K
10K
15K
1K
20K
21,5K
2K
33,2K
5K
9K
1uF
270 pF
27 pF
100nF
47nF
47uF
5
4
1
12
1
2
3
2
1
1
1
1
1
1
1
1
2
2
3
Total OPs=
Ref
Número
R0705_E8B_BAR
CC1210T2_KC9_BAR
Ref
RNC90Z 1K T R
RNC90Z 9K T R
14
14
42
Número
2
1
6
1
1
15
2
10
12
1
10
5
4
4
1
1
2
13
7
2
2
4
1
1
1
54
1
2
Condensador
Condensador
ADC7809
Amplificador OP-42A
Transistor BJT npn
Diodo
LED Rojo
Oscilador 4MHz
Transistor BJT npn
Búffer Digital
Contador de 4 bits
6,8uF
2,2uF
3
2
1
1
1
1
1
1
1
2
2
Anexo C
Worst Case Analisys
●
●
●
●
WCA del divisor de tensión
WCA del amplificador de instrumentación
Datos del OP-27A y de la RNC-90
WCA total
9000 ohms
0 ohms
R2=
R3=
0,001
Error BOL(%)
0,0063
Error BOL(%)
Página 1
0,006
Error BOL+Tª(%)
0,045
Error BOL+Tª(%)
9000 ohms
1000 ohms
1000 ohms
R2=
R3=
0,1 V
Amplitud señal de salida=
R1=
1 V
Amplitud señal de entrada=
Caso 2: trabajamos con una corriente de 100 nA.
1 of 3
No hay divisor de tensión, por lo que se desprecian los errores de las resistencias, ya que la corriente es prácticamente nula.
Error total previa calibración de offset
Error BOL(%)
Error BOL+Tª(%)
0,0073
0,0510
Suma aritmética:
0,0064
0,0454
Suma cuadrática:
Error de salida debido a V offset
V O = V OS
Influencia de la corriente de offset:
Error de salida debido a I offset
VO = I os ·R2
Influencia de la corriente de offset:
9000 ohms
1 V
Amplitud señal de salida=
R1=
1 V
Amplitud señal de entrada=
Caso 1: trabajamos con una corriente de 1 uA.
Divisor de tensión
Bruno Samaniego
Error EOL(%)
0,0573
0,0506
0,0072
Error EOL(%)
0,050085
Error EOL(%)
15/06/2007
K
K
ideal
mod
− 1
Influencia de la Resistencia R3:
Variación R(%)
Valor de K
Error de salida debido a R1
ε =
Influencia de la Resistencia R1:
Error de salida debido a V offset
V O = V OS
Influencia de la corriente de offset:
Error de salida debido a I offset
VO = I os ·R2
Influencia de la corriente de offset:
Bruno Samaniego
=
=
=
K
K
K
K =
K =
K =
R1
R3
3
1 +
1 +
R
1
3
1
1
9
(1 + α )
1
R
R
R 3
+ R
1
1 + 9 (1 + α )
1 +
1
R3
R3 + R1
0,025
0,098
-0,022
2 of 3
Error BOL+Tª(%)
0,02
0,098
-0,018
0,06
Error BOL+Tª(%)
0,05
Error BOL+Tª(%)
Error BOL(%)
0,01
Error BOL(%)
0,007
Error BOL(%)
Página 2
0,035
0,097
-0,031
Error EOL(%)
0,072
Error EOL(%)
0,05565
Error EOL(%)
15/06/2007
Suma aritmética:
Suma cuadrática:
Error total tras calibración de offset
Suma aritmética:
Suma cuadrática:
Error total incluyendo el error de offset
Variación R(%)
Valor de K
Error de salida debido a R3
Bruno Samaniego
Error BOL(%)
0,0356
0,0252
Error BOL(%)
0,0526
0,0280
0,02
0,102
0,018
Error BOL(%)
3 of 3
Página 3
Error BOL+Tª(%)
0,0444
0,0314
Error BOL+Tª(%)
0,1544
0,0842
0,025
0,102
0,022
Error BOL+Tª(%)
Error EOL(%)
0,0619
0,0438
Error EOL(%)
0,1896
0,1010
0,035
0,103
0,031
Error EOL(%)
15/06/2007
G ⋅ R ⋅ I OS
Vo
Error en la ganancia diferencial por la 1ªetapa:
Error debido a las ganancias:
1 of 2
Error BOL(%)
0,0380
Error BOL(%)
0,1004
0,0934
Errores totales de offset
Suma aritmética:
Suma cuadrática:
Estos errores serán corregidos en la calibración
Error debido a la tensión en modo común:
Suponemos que no hay error en modo común.
0,0016
Error BOL(%)
0,0031
Error debido al offset del operacional de salida:
Error debido al offset de los 2 operacionales de entrada:
ε =
Error debido a la corriente de offset de los operacionales:
0,0024
Error debido al offset del operacional de salida:
Error BOL(%)
0,0933
G ⋅ V OS
Vo
Página 1
Error debido al offset de los 2 operacionales de entrada:
ε =
Error debido a la tensión de offset de los operacionales:
El offset de los dos operacionales de entrada se ve amplificado por la ganancia de toda la etapa.
Ganancia total de las etapas:
210
Ganancia de la 1ª etapa:
20
1+G
Ganancia de la 2º etapa:
10
La salida del amplificador será de:
R2:
1000
ohms
R3:
10000
ohms
Amplificador de instrumentación
Bruno Samaniego
Error BOL+Tª(%)
0,0475
Error BOL+Tª(%)
0,6080
0,5607
0,0111
Error BOL+Tª(%)
0,0222
0,0147
0,5600
Error BOL+Tª(%)
4,5 V
Error EOL(%)
0,0665
Error EOL(%)
0,7811
0,7162
0,0158
Error EOL(%)
0,0315
0,0187
0,7151
Error EOL(%)
15/06/2007
2 ⋅ G ⋅α
(1 + G) ⋅ (1 − α )
2 ⋅α
1−α
2 of 2
Error BOL(%)
0,0680
0,0474
No se han tenido en cuenta los errores del offset.
Suma aritmética:
Suma cuadrática:
Error BOL+Tª(%)
0,0880
0,0594
Error BOL+Tª(%)
-0,0018
Error BOL(%)
-0,0006
Error ganancia finita 2ªetapa:
Error BOL+Tª(%)
0,0354
Error BOL+Tª(%)
-0,00333
Error BOL(%)
0,0283
Error BOL(%)
-0,00111
− (1 + G )
⋅ 100
1+ G + A
G= 19
Página 2
Error ganancia finita 1ªetapa:
ε (%) =
El error debido a la ganancia finita de los operacionales es:
ε (%) =
Error en la ganancia diferencial por la 2ªetapa:
ε (%) =
Bruno Samaniego
Error EOL(%)
0,1224
0,0831
Error EOL(%)
-0,0023
Error EOL(%)
-0,00413
Error EOL(%)
0,0495
15/06/2007
EADS - Astrium - CRISA
0703 WC divisor tension.xls
Tª inicial:
25
Tª trabajo:
50
Operacionales: Los valores en temperatura están cogidos del documento de diseño, a 125ºC
Operacionales: Aging a 10 años a 85ºC. "Derating and end-of-live parameter drifts". ECSS-Q-60-11A
RNC90:
RNC90:
2ppm/ºC entre 0º y 60ªC desde 25ºC. "Derating and end-of-live parameter drifts". ECSS-Q-60-11A
Aging a 10años al 25% de Pn. ECSS-Q-60-11A
Typ
10
Vos(uV)
7
Ios(nA)
OP27
10
IB(nA)
1800
Avo(V/mV) Rl=10k
RNC90
Resistance(%)
Max
25
60
20
0
35
50
8
1,65
40
60
8
3,71
1000
600
-25
-64
0,02
0,005
0,01
0
uV
uV
%
nA
nA
%
nA
nA
%
V/mV
V/mV
%
%
%
%
%
1 of 1
Initial tolerance
Temperature Drift
Aging
Radiation
Initial tolerance
Temperature Drift
Aging
Radiation
Initial tolerance
Temperature Drift
Aging
Radiation
Initial tolerance
Temperature Drift
Aging
Radiation
Initial tolerance +
Soldering
Temperature Drift
Aging
Radiation
BOL
BOL+Tº
EOL
10
60
72
7
50
55,65
10
60
68,51
1800
600
162
0,02
0,025
0,035
Hoja1
Worst Case Analysis del equipo de medida de temperaturas criogénicas en corriente alterna
Divisor de tensión
Error total tras calibración de offset
Error BOL(%)
Error BOL+Tª(%)
Error EOL(%)
Suma aritmética:
0,0356
0,0444
0,0619
Suma cuadrática:
0,0252
0,0314
0,0438
Amplificador de instrumentación
Error total tras calibración de offset
Error BOL(%)
Error BOL+Tª(%)
Error EOL(%)
Suma aritmética:
0,0680
0,0880
0,1224
Suma cuadrática:
0,0474
0,0594
0,0831
TOTAL
Error BOL(%)
Error BOL+Tª(%)
Error EOL(%)
Suma aritmética:
0,1037
0,1325
0,1844
Suma cuadrática:
0,0537
0,0672
0,0939
Página 1
Anexo D
Hojas de Características
●
●
●
●
●
●
●
●
Amplificador Operacional OP-27A
Sensor de temperatura Cernox CX-1010
Convertidor Analógico-a-Digital ADC7809
Multiplexor MUX1840A
Resistencia RNC90
Búffer digital
Contador síncrono de 4 bits
Tarjeta de adquisición de datos para PC
Cernox™ RTDs
43
Sensors
Cernox™ RTDs
*
Features
 Low magnetic fieldinduced errors
 Temperature range of
100 mK to 420 K
(model dependent)
 High sensitivity at
low temperatures and
good sensitivity over a
broad range
 Excellent resistance to
ionizing radiation
 Bare die sensor with fast
characteristic thermal
response times: 1.5 ms at
4.2 K, 50 ms at 77 K
 Broad selection of
models to meet your
thermometry needs
 Excellent stability
 Variety of packaging options
* Patent #5,363,084, Nov. 1994, “Film Resistors
Having Trimmable Electrodes” and #5,367,285,
Nov. 1994, “Cernox™”, “Metal Oxy-nitride
Resistance Films and Methods of Making the Same,”
Lake Shore Cryotronics, Inc.
Typical Cernox™ Resistance
www.lakeshore.com
Cernox™ thin film resistance temperature
sensors offer significant advantages over
comparable bulk or thick film resistance
sensors. The smaller package size of these
thin film sensors makes them useful in a
broader range of experimental mounting
schemes, and they are also available in
a chip form. They are easily mounted
in packages designed for excellent heat
transfer, yielding a characteristic thermal
response time much faster than possible
with bulk devices requiring strain-free
mounting. Additionally, they have been
proven very stable over repeated thermal
cycling and under extended exposure to
ionizing radiation.
AA, BC, BG, BO, BR, CD,
CO, CU, ET, LR, MT, SD
The CX-1010 is the first Cernox™ designed
to operate down to 100 mK, making it an
ideal replacement for Germanium RTDs.
Unlike Germanium, all Cernox models have
the added advantage of being able to be
used to room temperature. In addition,
Cernox is offered in the incredibly robust
Lake Shore SD package, giving researchers
more flexibility in sensor mounting.
Lake Shore Cryotronics, Inc.
(614) 891-2244
CX-AA
CX-BR
The Lake Shore SD Package –
The Most Rugged, Versatile
Package in the Industry
CX-1010 – the Ideal Replacement
for Germanium RTDs
Typical Cernox™ Sensitivity
CX-SD
The SD package, with direct sensor-tosapphire base mounting, hermetic seal,
and soldered copper leads, provides the
industry’s most rugged, versatile sensors
with the best sample to chip connection.
Designed so heat coming down the leads
bypasses the chip, it can survive several
thousand hours at 420 K (depending on
model) and is compatible with most
ultra high vacuum applications. It can
be indium soldered to samples without
sensor calibration shift.
Typical Cernox™ Dimensionless Sensitivity
fax: (614) 818-1600
e-mail: info@lakeshore.com
44
Cernox™ RTDs
Sensors
Specifications
Range of Use
Minimum Limit
Maximum Limit
Cernox™
3
0.10 K
325 K
Cernox™ HT
0.10 K3
420 K
Standard curve Not applicable
Recommended excitation1 20 µV (0.1 K to 0.5 K);
63 µV (0.5 K to 1 K); 10 mV or less for T > 1.2 K
Dissipation at recommended excitation
Typical 10–5 W at 300 K, 10–7 W at 4.2 K, 10–13 W
at 0.3 K (model and temperature dependent)
3
Typical Magnetic Field-Dependent
Temperature Errors7 ∆T/T (%) at B
(magnetic induction)
Cernox™ 1050
Model dependent
T(K)
2
4.2
10
20
30
77
300
Calibrated Accuracy4
Thermal response time BC, BR, BG: 1.5 ms
at 4.2 K, 50 ms at 77 K, 135 ms at 273 K;
SD: 15 ms at 4.2 K, 0.25 s at 77 K, 0.8 s at 273 K;
AA: 0.4 s at 4.2 K, 2 s at 77 K, 1.0 s at 273 K
Use in radiation Recommended for use in radiation environments – see Appendix B
Use in magnetic field Recommended for use in magnetic
fields at low temperatures. The magneto-resistance is
typically negligibly small above 30 K and not significantly
affected by orientation relative to the magnetic field – see
Appendix B
Reproducibility2 ±3 mK at 4.2 K
Typical sensor
accuracy5
Long-term
stability6
1.4 K
±5 mK
±25 mK
4.2 K
±5 mK
±25 mK
10 K
±6 mK
±25 mK
77 K
±16 mK
±25 mK
300 K
±40 mK
±153 mK
400 K
±65 mK
—
7
2.5 T
1.3
0.1
0.04
0.04
0.01
0.002
0.003
8T
3.1
-0.15
-0.4
0.02
0.04
0.022
0.004
14 T
3.9
-0.85
-1.1
-0.16
0.06
0.062
0.004
19 T
5
-0.8
-1.5
-0.2
0.11
0.11
0.006
Excellent for use in magnetic fields, depending on
temperature range (>2 K)
Bare chip sensors can only be calibrated after
attaching gold wire leads – the user must remove
the ball bonded leads if they are not desired (the
bond pads are large enough for additional bonds)
5
[(Calibration uncertainty)2 + (reproducibility)2]0.5
for more information see Appendices B, D, and E
6
Long-term stability data is obtained by subjecting
sensor to 200 thermal shocks from 305 K to 77 K
4
Recommended excitation for T < 1 K based
on Lake Shore calibration procedures using an
AC resistance bridge – for more information refer
to Appendix D and Appendix E
2
Short-term reproducibility data is obtained by
subjecting sensor to repeated thermal shocks
from 305 K to 4.2 K
1
Temperature Response Data Table (typical)
8
CX-1010
dR/dT (Ω/K) (T/R)·(dR/dT)
4.2
277.32
-32.209
-0.49
574.20
-97.344
-0.71
3507.2
-1120.8
10
187.11
-8.063
-0.43
331.67
-19.042
-0.57
1313.5
-128.58
-0.98
20
138.79
-3.057
-0.44
225.19
-6.258
-0.56
692.81
-30.871
-0.89
30
115.38
-1.819
-0.47
179.12
-3.453
-0.58
482.88
-14.373
-0.89
77.35
70.837
-0.510
-0.56
101.16
-0.820
-0.63
205.67
-2.412
-0.91
300
30.392
-0.065
-0.65
41.420
-0.088
-0.64
59.467
-0.173
-0.87
400 (HT)
—
—
—
34.779
-0.050
-0.57
46.782
-0.093
-0.79
420 (HT)
—
—
—
33.839
-0.045
-0.55
45.030
-0.089
-0.77
R8 (Ω)
CX-1080
dR/dT (Ω/K)
(T/R)·(dR/dT)
—
T(K)
R8 (Ω)
4.2
5979.4
-2225.3
-1.56
—
—
10
1927.2
-214.11
-1.11
—
—
—
20
938.93
-46.553
-0.99
6157.5
-480.08
-1.56
30
629.90
-20.613
-0.98
3319.7
-165.61
-1.50
77.35
248.66
-3.150
-0.98
836.52
-15.398
-1.42
300
66.441
-0.201
-0.91
129.39
-0.545
-1.26
400 (HT)
51.815
-0.106
-0.81
91.463
-0.261
-1.14
420 (HT)
49.819
-0.094
-0.80
86.550
-0.231
-1.12
R8 (Ω)
CX-1050
dR/dT (Ω/K) (T/R)·(dR/dT)
R8 (Ω)
CX-1070
dR/dT (Ω/K) (T/R)·(dR/dT)
R8 (Ω)
CX-1030
dR/dT (Ω/K) (T/R)·(dR/dT)
T(K)
-1.34
See Appendix G for expanded response table
Cernox sensors do not follow a standard response curve — the listed resistance ranges are
typical, but can vary widely; consult Lake Shore to choose a specific range
www.lakeshore.com
Lake Shore Cryotronics, Inc.
(614) 891-2244
fax: (614) 818-1600
e-mail: info@lakeshore.com
Cernox™ RTDs
Magnetic Field Dependence Data
for Sample CX RTDs
Neutrons and Gamma Rays
Sensors
45
Typical Calibration Shifts
Typical temperature reading errors for operation of CX-1050
sensors in magnetic fields at temperatures from 2.03 K
to 286 K. “Low temperature thermometry in high magnetic
fields VII. Cernox™ sensors to 32 T,” B. L. Brandt, D. W. Liu
and L. G. Rubin; Rev. Sci. Instrum., Vol. 70, No. 1, 1999,
pp 104-110.
Typical calibration shift after 200 thermal shocks
from 305 K to 77 K for a Model CX-1030 temperature
sensor (∆T = 1 mK at 4.2 K and 10 mK at 100 K).
Physical Specifications
Mass
Lead type
Internal
atmosphere
Sensor materials used
Bare Chip
(BC), (BG),
(BR)
≤ 3.0 mg
BR: none
BG: 2 gold
BC: 2 copper
NA
Ceramic oxynitride, gold pads and
sapphire substrate with Au Pt Mo
back (chip in all models)
Hermetic
Ceramic
Package
(SD)
≈ 40 mg
2 gold-plated copper
Vacuum
Chip mounted on sapphire base with
alumina body and lid, Mo/Mn with nickel
and gold plating on base and lid,
Gold-tin solder as hermetic lid seal,
60/40 SnPb solder used to attach leads
Copper
Canister
Package
(AA)
≈ 390 mg 4 phosphor bronze with
HML heavy build insulation
attached with epoxy
strain relief at sensor
Helium 4
(4He) is
standard
Chip mounted in a gold plated
cylindrical copper can
CX-BR
CX-SD
AA Package
Wires with the
same color code
are connected to
the same side
of the sensor
(looking at
epoxy seal with
leads toward user)
CX-AA
www.lakeshore.com
Lake Shore Cryotronics, Inc.
(614) 891-2244
fax: (614) 818-1600
e-mail: info@lakeshore.com
46
Cernox™ RTDs
Sensors
For information on the
packages and mounting
adapters available for Cernox™
sensors, see page 25.
Ordering Information
Uncalibrated sensor–Specify the model number in the left column only, for example CX-1050-SD.
Calibrated sensor–Add the calibration range suffix code to the end of the model number, for example CX-1050-SD-1.4L.
Cernox™ RTD
Calibration Range Suffix Codes
Numeric figure is the low end of the calibration
Letters represent the high end: B=40 K, D=100 K, L=325 K, M=420 K
Model number
Uncal 0.1B 0.1L 0.3B 0.3D 0.3L 0.3M 1.4B 1.4D 1.4L 1.4M 4B
CX-1010-AA

CX-1010-BC,
-BG, -BR

CX-1010-BO, -CD,
-CO, -CU, -LR,
-ET, -MT, -SD

CX-1030-AA

CX-1030-BC














4D
4L




































4M 20L 20M
CX-1030-BG, -BR 
CO adapter – SD package adapter
is a spring loaded clamp allowing
easy sensor interchangeability
To add length to sensor leads
(SMOD), see page 28.
CX-1030-BO, -CD,
-CO, -CU, -LR,

-ET, -MT, -SD



CX-1050-AA, -BC,
-BO, -CD, -CO,
-CU, -LR, -ET,

-MT, -SD
CX-1050-BG, -BR 
See the appendices for a
detailed description of:
Installation
Uncalibrated sensors
SoftCal™
Calibrated sensors
CalCurve™
Sensor packages
CX-1070-AA, -BC,
-BO, -CD, -CO,
-CU, -LR, -ET,

-MT, -SD
CX-1070-BG, -BR 
CX-1080-AA, -BC,
-BO, -CD, -CO,
-CU, -LR, -ET,
-MT, -SD


CX-1080-BG, -BR 
Cernox™ HT RTD
Model number
CX-1010-BG/BR-HT
Uncal 0.1B 0.1L 0.3B 0.3D 0.3L 0.3M 1.4B 1.4D 1.4L 1.4M 4B
CX-1010-CO/CU/SD-HT 
CX-1030-BG/BR-HT



















CX-1070-CO/CU/SD-HT 
CX-1080-BG/BR-HT

CX-1080-CO/CU/SD-HT 
ADD -P

Lake Shore Cryotronics, Inc.

Add spot-welded platinum leads to the SD package for Cernox™ sensors only
Accessories available for sensors
SN-CO-C1
CO style sensor clamps for SD package
ECRIT
Expanded interpolation table
8000
Calibration report on CD-ROM
COC-SEN
Certificate of conformance
www.lakeshore.com
4M 20L 20M

CX-1050-CO/CU/SD-HT 
CX-1070-BG/BR-HT
4L

CX-1030-CO/CU/SD-HT 
CX-1050-BG/BR-HT
4D

(614) 891-2244
Accessories suggested for installation –
see Accessories section for full descriptions
Stycast® epoxy
VGE-7031 varnish
Apiezon® grease
Phosphor bronze wire
90% Pb, 10% Sn solder Manganin wire
Indium solder
CryoCable™
fax: (614) 818-1600
e-mail: info@lakeshore.com
7809LP
16-Bit Latchup Protected
Analog to Digital Converter
R/C
CS
POWER DOWN
Successive Approximation Register and Control Logic
Clock
CDAC
20 kΩ
R1IN
BUSY
10 kΩ
R2IN
5 kΩ
Comparator
Serial Data
Out
Data
Clock
R3IN
20 kΩ
Serial
Data
CAP
Buffer
4 kΩ
Internal
+2.5V Ref.
Memory
REF
Logic Diagram
FEATURES:
DESCRIPTION:
• RAD-PAK® radiation-hardened against natural
• space radiation
• Total dose hardness:
- > 100 krad (Si), depending upon space mission
• Latch-up Protection Technology (LPTTM)
• SEL converted into a reset
- Rate based on cross section and mission
• Same footprint as ADS7809
• Package: 24 pin RAD-PAK flat package
• 100 kHz min sampling rate
• ±10 V and 0 V to 5 V input range
• DNL: 15-bits “No Missing Codes”
• 83 dB min SINAD with 20 kHz input
• Single +5 V supply operation
• Utilizes internal or external reference
• Serial output
• Power dissipation: 132 mW max
Maxwell Technologies’ 7809LP high-speed 16-bit analog to
digital converter features a greater than 100 kilorad (Si) total
dose tolerance depending upon space mission. Using Maxwell’s radiation-hardened RAD-PAK® packaging technology, the
7809LP has the same footprint as ADS7809 and is latchup
protected by Maxwell Technologies’ Latchup Protection Technology (LPTTM). It is a 24 pin, 16-bit sampling analog-to-digital
converter using state-of-the-art CMOS structures. The
7809LP contains a 16-bit capacitor based SAR A/D with S/H,
reference, clock, interface for microprocessor use, and serial
output drivers. The 7809LP is specified at a 100kHz sampling
rate, and guaranteed over the full temperature range. Lasertrimmed scaling resistors provide various input ranges include
±10 V and 0 to 5 V, while the innovative design allows operation from a single +5 V supply, with power dissipation of under
132 mW.
Maxwell Technologies' patented RAD-PAK® packaging technology incorporates radiation shielding in the microcircuit package. It eliminates the need for box shielding while providing
the required radiation shielding for a lifetime in orbit or space
mission. In a GEO orbit, RAD-PAK® provides greater than 50
krad (Si) radiation dose tolerance. This product is available
with screening up to Maxwell Technologies self-defined Class
K.
01.11.05 Rev 7
(858) 503-3300- Fax: (858) 503-3301 - www.maxwell.com
All data sheets are subject to change without notice
1
©2005 Maxwell Technologies
All rights reserved.
16-Bit Latchup Protected Analog to Digital Converter
7809LP
TABLE 1. 7809LP PIN DESCRIPTION
PIN
SYMBOL
1
R1IN
2
AGND1
3
R2IN
Analog Input.
4
R3IN
Analog Input.
5
CAP
Reference Buffer Capacitor. 2.2 µ F tantalum to ground.
6
REF
Reference Input/Output. 2.2 µ F tantalum capacitor to ground.
7
AGND2
Analog Ground.
8
SB/BTC
Select Straight Binary or Binary Two’s Complement data output format. If HIGH, data will be
output in a Straight Binary format. If LOW, data will be output in a Binary Two’s Complement
format.
9
EXT/INT
Select External or Internal Clock for transmitting data. If HIGH, data will be output synchronized
to the clock input on DATACLK. If LOW, a convert command will initiate the transmission of the
data from the previous conversion, along with 16 clock pulses output on DATACLK.
10
DGND
Digital Ground.
11
LPBIT
Built In test function of the latchup protection. Drive LOW during normal operation.
Analog Input.
Analog Ground. Used internally as ground reference point.
Memory
12
DESCRIPTION
LPSTATUS Latchup Protection Status Output. LPSTATUS when HIGH indicates latchup protection is
active and output data is invalid.
13
VANA
Analog Supply Input. Nominally 5V.
14
VDIG
Digital Supply Input. Nominally 5V.
15
SYNC
Sync Output. If EXT/INT is HIGH, either a rising edge on R/C with CS LOW or a falling edge on
CS with R/C HIGH will output a pulse on SYNC synchronized to the external DATACLK.
16
DATACLK
Either an input or an output depending on the EXT/INT level. Output data will be synchronized
to this clock. If EXT/INT is LOW, DATACLK will transmit 16 pulses after each conversion, and
then remain LOW between conversions.
17
DATA
Serial Data Output. Data will be synchronized to DATACLK, with the format determined by the
level of SB/BTC. In the external clock mode, after 16-bits of data, the 7809LOPO will output the
level input of TAG as long as CS is LOW and R/C is HIGH. If EXT/INT is LOW, data will be valid
on both the rising and falling edges of DATACLK, and between conversions DATA will stay at
the level of the TAG input when the conversion was started.
18
TAG
Tag input for use in external clock mode. If EXT/INT is HIGH, the digital data input on TAG will
be output on DATA with a delay of 16 DATACLK pulses as long as CS is LOW and R/C is
HIGH.
19
R/C
Read/Convert Input. With CS LOW, a falling edge on R/C puts the internal sample/hold into the
hold state and starts a conversion. When EXT/INT is LOW, this also initiates the transmission
of the data results from the previous conversion. If EXT/INT is HIGH, a rising edge on R/C with
CS LOW, or a falling edge on CS with R/C HIGH, transmits a pulse on SYNC and initiates the
transmission of data from the previous conversion.
20
CS
Chip Select. Internally OR’ed with R/C.
01.11.05 Rev 7
All data sheets are subject to change without notice
2
©2005 Maxwell Technologies
All rights reserved.
7809LP
16-Bit Latchup Protected Analog to Digital Converter
TABLE 1. 7809LP PIN DESCRIPTION
PIN
SYMBOL
DESCRIPTION
21
BUSY
Busy Output. Falls when a conversion is started, and remains LOW until the conversion is completed and the data is latched into the output shift register. CS or R/C must be HIGH when
BUSY rises, or another conversion will start without time for signal acquisition.
22
PWRD
Power Down Input. If HIGH, conversions are inhibited and power consumption is significantly
reduced. Results from the previous conversions are maintained in the output shift register.
23
LPVANA
Latchup Protection Analog Supply.
24
LPVDIG
Latchup Protection Digital Supply.
TABLE 2. 7809LP ABSOLUTE MAXIMUM RATINGS
SYMBOL
MIN
MAX
UNIT
Analog Inputs
R1IN
R2IN
R3IN
CAP
REF 1
-25
-25
-25
VANA + 0.3
25
25
25
AGND2 - 0.3
V
V
V
V
-0.3
0.3
V
--
7
V
7
V
Ground Voltage Differences: DGND, AGND2
VANA
VDIG
VDIG to VANA
--
0.3
V
°C
Specified Performance
-40
85
Digital Inputs
-0.3
VDIG + 0.3
V
150
°C
Storage Temperature
TSTG
-65
Memory
PARAMETER
1. Indefinite short to AGND2, momentarily short to VANA.
TABLE 3. 7809LP DC ACCURACY SPECIFICATIONS
(SPECIFIED PERFORMANCE -40 TO +85°C)
PARAMETER
MIN
TYP
MAX
UNIT
Integral Linearity Error
-40 to 85°C
---
---
±3
±5
LSB 1
Differential Linearity Error
-40 to 85°C
---
---
-2, 3
-1, 6
LSB
LSB
No Missing Codes 2
15
--
--
Bits
--
1.3
--
LSB
Full Scale Error 4,5
--
--
±0.6
%
Full Scale Error 4,5 (using ext. 2.5000 Vref)
--
±0.6
%
Full Scale Error Drift
--
--
ppm/° C
Transition Noise
3
01.11.05 Rev 7
±7
All data sheets are subject to change without notice
3
©2005 Maxwell Technologies
All rights reserved.
7809LP
16-Bit Latchup Protected Analog to Digital Converter
TABLE 3. 7809LP DC ACCURACY SPECIFICATIONS
(SPECIFIED PERFORMANCE -40 TO +85°C)
PARAMETER
MIN
TYP
MAX
UNIT
Full Scale Error Drift (using ext. 2.5000 Vref)
--
±2
--
ppm/° C
Bipolar Zero Error 4
--
--
±10
mV
Bipolar Zero Error Drift
--
±2
--
ppm/° C
Unipolar Zero Error 4
-40 to 85°C
---
---
±3
±16
mV
mV
Unipolar Zero Error Drift
--
±2
--
ppm/° C
Recovery to Rated Accuracy after Power Down (1 uF Capacitor to
CAP)
--
1
--
ms
Power Supply Sensitivity (VDIG = VANA = VD) 4.75 V > VD < 5.2 V
-40 to 85°C
---
---
±8
±32
LSB
LSB
1. LSB stands for Least Significant Bit. One LSB is equal to 305 µ V.
2. Not tested.
4. Measured with various fixed resistors.
5. For bipolar input ranges, full scale error is the worst case of -Full Scale or +Full Scale untrimmed deviation from ideal first and
last scale code transitions, divided by the transition voltage (not divided by the full-scale range) and includes the effect of offset
error. For unipolar input ranges, full scale error is the deviation of the last code transition divided by the transition voltage. It
also includes the effect of offset error.
TABLE 4. DELTA LIMITS
PARAMETER
VARIATION
ICC
+/- 10%
TABLE 5. 7809LP DIGITAL INPUTS
(SPECIFIED PERFORMANCE -40 TO +85°C)
PARAMETER
VIL
VIH
IIL, IIH
SUBGROUPS
MIN
TYP
MAX
UNIT
1, 2, 3
-0.3
2.0
--
----
0.8
VD + 0.3
±10
V
V
µA
01.11.05 Rev 7
All data sheets are subject to change without notice
4
©2005 Maxwell Technologies
All rights reserved.
Memory
3. Typical rms noise at worst case transitions and temperatures.
7809LP
16-Bit Latchup Protected Analog to Digital Converter
TABLE 6. 7809LP ANALOG INPUT AND THROUGHPUT SPEED
(SPECIFIED PERFORMANCE -40 TO +85°C)
PARAMETER
SUBGROUPS
MIN
TYP
Voltage Ranges
MAX
UNIT
10 V, 0 V to 5 V
See Table 2.
Impedance
Capacitance1
1, 2, 3
--
35
--
pF
Conversion Time
9, 10, 11
--
7.6
8
µs
Complete Cycle (Acquire and Convert)
9, 10, 11
--
--
10
µs
9, 10, 11
100
--
--
kHz
Throughput Rate 2
1. Guarenteed by design.
2. Tested by application of signal.
TABLE 7. 7809LP AC ACCURACY SPECIFICATIONS
Memory
(SPECIFIED PERFORMANCE -40 TO +85°C)
PARAMETER
SUBGROUPS
MIN
TYP
MAX
UNIT
Spurious-Free Dynamic Range, fIN = 20 kHz 1
4, 5, 6
90
100
--
dB 2
Total Harmonic Distortion, fIN = 20 kHz 1
4, 5, 6
--
-100
-90
dB
Signal-to-Noise (Noise + Distortion) 1
fIN = 20 kHz
-60 dB Input
4, 5, 6
83
--
88
30
---
83
88
--
dB
--
250
--
kHz
Signal-to-Noise 1, fIN = 20 kHz
Full-Power Bandwidth 1,3
9, 10, 11
dB
1. Guaranteed by design.
2. All specifications in dB are referred to a full-scale ±10 V input.
3. Full-Power Bandwidth defined as Full-Scale input frequency at which Signal-to-Noise (Noise + Distortion) degrades to 60 dB.
TABLE 8. 7809LP SAMPLING DYNAMICS
(SPECIFIED PERFORMANCE -40 TO +85°C)
PARAMETER
SUBGROUPS
MIN
TYP
MAX
UNIT
Aperture Delay
9, 10, 11
--
40
--
ns
Aperture Jitter
9, 10, 11
Transient Response FS Step
9, 10, 11
--
2
--
us
Overvoltage Recovery 1
9, 10, 11
--
150
--
ns
Sufficient to meet AC specification
1. Recovers to specified performance after 2 X FS input overvoltage.
01.11.05 Rev 7
All data sheets are subject to change without notice
5
©2005 Maxwell Technologies
All rights reserved.
7809LP
16-Bit Latchup Protected Analog to Digital Converter
TABLE 9. 7809LP REFERENCE
(SPECIFIED PERFORMANCE -40 TO +85°C)
PARAMETER
CONDITIONS
MIN
TYP
MAX
UNIT
Internal Reference Voltage
No Load
2.48
2.5
2.52
V
Internal Reference Source Current (Must be
ext. buffer)
--
1
--
µA
External Reference Voltage Range for Specified Linearity 1
2.3
2.5
2.7
V
--
--
100
µA
External Reference Current Drain
Ext. 2.5000V Ref
1. Tested by application of signal.
TABLE 10. 7809LP DIGITAL OUTPUTS
(SPECIFIED PERFORMANCE -40 TO +85°C)
SUBGROUPS
Data Format
Data Coding
Pipeline Delay
CONDITIONS
MIN
TYP
MAX
UNIT
Memory
PARAMETER
Serial 16-bits
Binary Two’s Complement or Straight Binary
Conversion results only available after completed conversion
Data Clock
Selectable for internal or external data clock
Internal (Output Only When
-9, 10, 11
EXT/INT Low
Transmitting Data)
0.1
EXT/INT High
External (Can Run Continually)
2.3
--
-10
MHz
VOL
VOH
1, 2, 3
ISINK = 1.6 mA
ISOURCE = 500 µ A
-4
---
0.4
--
V
Leakage Current 1
1, 2, 3
High-Z State,
VOUT = 0V to VDIG
--
--
±10
µA
Output Capacitance 1
1, 2, 3
High-Z State
--
15
--
pF
1. Not tested.
TABLE 11. 7809LP POWER SUPPLIES
(SPECIFIED PERFORMANCE -40 TO +85°C)
PARAMETER
SUBGROUPS
CONDITIONS
MIN
TYP
MAX
UNIT
Must be < VANA
4.75
5
5.25
V
VDIG
1, 2, 3
VANA
1, 2, 3
4.75
5
5.25
V
IDIG
1, 2, 3
--
0.3
--
mA
IANA
1, 2, 3
--
16
--
mA
Power Dissipation
PWRD LOW
PWRD HIGH
1, 2, 3
---
---
132
100
mW
VANA = VDIG = 5V
fs = 100 kHz
01.11.05 Rev 7
All data sheets are subject to change without notice
6
©2005 Maxwell Technologies
All rights reserved.
7809LP
16-Bit Latchup Protected Analog to Digital Converter
TABLE 12. 7809LP CONTROL LINE FUNCTIONS FOR READ AND CONVERT
SPECIFIC FUNCTION
CS
R/C
BUSY
EXT/INT
DATACL
K
PWRD
Initiate Conversion and Output
Data using Internal Clock
1>0
0
1
0
Output
0
x
0
1>0
1
0
Output
0
x
SB/BTC OPERATION
Initiates conversion “n”.
Data from conversion “n1” clocked out on DATA
synchronized to 16 clock
pulses output on DATACLK
Initiates conversion “n”.
Data from conversion “n1” clocked out on DATA
synchronized to 16 clock
pulses output on DATACLK
1>0
0
1
1
Input
0
x
Initiates conversion “n”
0
1>0
1
1
Input
0
x
Initiates conversion “n”
1>0
1
1
1
Input
x
x
1>0
1
0
1
Input
0
x
Outputs a pulse on SYNC
followed by data from conversion “n” clocked out
synchronized to external
DATACLK.
0
0>1
0
1
Input
0
x
Outputs a pules on SYNC
followed by data from conversion “n-1” clocked out
synchronized to external
DATACLK 1. Conversion
“n” in process.
Outputs a pulse on SYNC
followed by data from conversion “n-1” clocked out
synchronized to external
DATACLK 1. Conversion
“n” in process.
Incorrect Conversions
0
0
0>1
x
x
0
x
CS or R/C must be HIGH
or a new conversion will
be initiated without time
for acquisition
Power Down
x
x
x
x
x
0
x
x
x
x
x
x
1
x
Analog circuitry powered.
Conversion will be initiated without time for
acquisition
Analog circuitry disabled.
Data from previous conversion maintained in output registers
01.11.05 Rev 7
All data sheets are subject to change without notice
7
©2005 Maxwell Technologies
All rights reserved.
Memory
Initiate Conversion and Output
Data using External Clock
7809LP
16-Bit Latchup Protected Analog to Digital Converter
TABLE 12. 7809LP CONTROL LINE FUNCTIONS FOR READ AND CONVERT
SPECIFIC FUNCTION
CS
R/C
BUSY
EXT/INT
DATACL
K
PWRD
Selecting Output
Format
x
x
x
x
x
x
0
3
x
x
x
x
x
x
1
SB/BTC OPERATION
Serial data is output in
Binary Two’s Complement format.
Serial data is output in
Straight Binary format.
1. See Figure 4 for constraints on previous data valid during conversion.
TABLE 13. 7809LP INPUT RANGE CONNECTION
CONNECT R1IN VIA 200Ω CONNECT R2IN VIA 100Ω
IMPEDANCE
AGND
CAP
22.9 kΩ
AGND
VIN
CAP
13.3 kΩ
±3.3V
VIN
VIN
CAP
10.7 kΩ
0V to 10V
AGND
VIN
AGND
13.3kΩ
0V to 5V
AGND
AGND
VIN
10.0 kΩ
0V to 4V
VIN
AGND
VIN
10.7 kΩ
TO
TO
±10V
VIN
±5V
Memory
CONNECT R3IN TO
ANALOG INPUT RANGE
TABLE 14. 7809LP CONVERSION AND DATA TIMING
(TA = -40 ° C TO 85 ° C UNLESS OTHERWISE SPECIFIED)
SYMBOL
DESCRIPTION
SUBGROUPS
MIN
TYP
MAX
UNIT
t1
Convert Pulse Width
9, 10, 11
40
--
6000
ns
t2
BUSY Delay
9, 10, 11
--
--
65
ns
t3
BUSY LOW
9, 10, 11
--
--
8
µs
t4
BUSY Delay after End of Conversion
9, 10, 11
--
220
--
ns
t5
Aperture Delay
9, 10, 11
--
40
--
ns
t6
Conversion Time
9, 10, 11
--
7.6
8
µs
t7
Acquisition Time
9, 10, 11
--
--
2
µs
t6 + t7
Throughput Time
9, 10, 11
--
9
10
µs
t8
R/C Low to DATACLK Delay
9, 10, 11
--
450
--
ns
t9
DATACLK Period
9, 10, 11
--
440
--
ns
t10
Data Valid to DATACLK HIGH Delay
9, 10, 11
20
75
--
ns
t11
Data Valid after DATACLK LOW
Delay
9, 10, 11
100
125
--
ns
t12
External DATACLK
9, 10, 11
100
--
--
ns
01.11.05 Rev 7
All data sheets are subject to change without notice
8
©2005 Maxwell Technologies
All rights reserved.
7809LP
16-Bit Latchup Protected Analog to Digital Converter
TABLE 14. 7809LP CONVERSION AND DATA TIMING
(TA = -40 ° C TO 85 ° C UNLESS OTHERWISE SPECIFIED)
SYMBOL
DESCRIPTION
SUBGROUPS
MIN
TYP
MAX
UNIT
t13
External DATACLK HIGH
9, 10, 11
20
--
--
ns
t14
External DATACLK LOW
9, 10, 11
30
--
--
ns
t15
DATACLK HIGH Setup Time
9, 10, 11
20
--
t12 + 5
ns
t16
R/C to CS Setup Time
9, 10, 11
10
--
--
ns
t17
SYNC Delay After DATACLK High
9, 10, 11
15
--
35
ns
t18
Data Valid Delay
9, 10, 11
25
--
55
ns
t19
CS to Rising Edge Delay
9, 10, 11
25
--
--
ns
t20
Data Available after CS LOW
9, 10, 11
6
--
--
µs
TABLE 15. 7809LP CONVERSION DATA TIMING
DESCRIPTION
BINARY TWO’S
COMPLEMENT (SB/BTC
LOW)
ANALOG INPUT
BINARY CODE
Full Scale
Range
±10
±5
±3.33V
0V to
10V
Least Significant Bit (LSB)
305 µ V
153 µ V
102 µ V
153 µ V
+ Full Scale
(FS - 1 LSB)
9.99969 4.99984 3.33323 9.99984 4.99992 3.99993
5V
7V
1V
7V
4V
8V
Midscale
One LSB
Below Midscale
-Full Scale
0V
0V
0V
5V
-5V
3.33333
3V
0V
STRAIGHT BINARY
(SB/BTC HIGH)
BINARY CODE
HEX
CODE
0V to 5V 0V to 4V
76 µ V
2.5V
61 µ V
2V
-305 µ V -153 µ V -102 µ V 4.99984 2.49992 1.99993
7V
4V
9V
-10V
HEX
CODE
Memory
DIGITAL OUTPUT
0V
01.11.05 Rev 7
0V
0111 1111
1111 1111
7FFF
1111 1111
1111 1111
FFFF
0000 0000
0000 0000
0000
1000 0000
0000 0000
8000
1111 1111
1111 1111
FFFF
0111 1111
1111 1111
7FFF
1000 0000
0000 0000
8000
0000 0000
0000 0000
0000
All data sheets are subject to change without notice
9
©2005 Maxwell Technologies
All rights reserved.
16-Bit Latchup Protected Analog to Digital Converter
7809LP
FIGURE 1. CONVERSION TIMING
FIGURE 2. SERIAL DATA TIMING USING INTERNAL CLOCK (CS, EXT/INT AND TAG TIED LOW)
Memory
FIGURE 3. CONVERSION AND READ TIMING WITH EXTERNAL CLOCK (EXT/INT TIED HIGH). READ AFTER
CONVERSION
01.11.05 Rev 7
All data sheets are subject to change without notice
10
©2005 Maxwell Technologies
All rights reserved.
16-Bit Latchup Protected Analog to Digital Converter
7809LP
FIGURE 4. CONVERSION AND READ TIMING WITH EXTERNAL CLOCK (EXT/INT TIED HIGH). READ DURING
CONVERSION
Memory
01.11.05 Rev 7
All data sheets are subject to change without notice
11
©2005 Maxwell Technologies
All rights reserved.
16-Bit Latchup Protected Analog to Digital Converter
7809LP
FIGURE 5. OFFSET/GAIN CIRCUITS FOR UNIPOLAR INPUT RANGES
Memory
01.11.05 Rev 7
All data sheets are subject to change without notice
12
©2005 Maxwell Technologies
All rights reserved.
16-Bit Latchup Protected Analog to Digital Converter
7809LP
FIGURE 6. OFFSET/GAIN CIRCUITS FOR BIPOLAR INPUT RANGES
Memory
01.11.05 Rev 7
All data sheets are subject to change without notice
13
©2005 Maxwell Technologies
All rights reserved.
16-Bit Latchup Protected Analog to Digital Converter
7809LP
LPTTM Operation
Latchup Protection Technology (LPTTM) automatically detects an increase in the supply current of the 7809LP converter due to a single event effect and internally cycles the power to the converter off, then on, which restores the
steady state operation of the device. A simplified block diagram of the 7809LP circuitry is shown in Figure 7. The
LPTTM circuitry consists of two power switch and current sensor blocks, an LPTTM controller block, a BIT current load
block, and an active input protection block.
Figure 7. 7809LP Simplified Block Diagram
Memory
The power switch/current sensor blocks sense the supply current drawn by the protected device on the analog and
digital supply pins. When a threshold level is exceeded on either supply line, indicating single event induced latchup of
the protected device, a signal is sent to the LPTTM controller block. The LPTTM controller then drives the power
switches to an off state which removes the power supplies from the protected device. At the same time, a signal is
sent to open the active input protection circuits and the LPSTATUS output pin is activated. After a period of time sufficient to clear the latchup, the LPTTM controller drives the power switches and input protection back to the on state
restoring the operation of the protected device. The LPTBIT circuit is used during system test to electrically trigger the
latchup function by drawing current through the power switch/current sensor blocks sufficient to trigger the LPTTM protection.
01.11.05 Rev 7
All data sheets are subject to change without notice
14
©2005 Maxwell Technologies
All rights reserved.
16-Bit Latchup Protected Analog to Digital Converter
7809LP
Differences Between the 7809LP and the ADS7809
Because the 7809LP uses the ADS7809 die to perform the analog to digital conversion function, its operation and performance is very similar to the ADS7809 packaged part from Burr-Brown. In general the operation and application will
be the same for both parts. There are three primary differences: the operation of the supply pins, the operation of the
additional LPBIT and LPSTATUS pins, and the operation of the I/O pins when a latchup is detected.
The ADS7809 provides separate analog and digital supply pins, VANA and VDIG. These same supply pins on the
7809LPRP should be connected to the analog and digital supplies. There is no limit to the capacitance that can be
connected to these pins in the system application.
The LPBIT input provides a means to electrically test the LPTTM circuit. A high level on the this pin causes a preset
current to be drawn in addition to the normal device current through the analog and digital current sensors. If the high
level is maintained for a sufficient duration, it will trigger the LPTTM circuit which will cycle the power to the protected
device. If the LPBIT remains high, the LPTTM circuit will continuously cycle the supply voltages off then on. Driving this
input with a 10 µ s high level pulse is sufficient duration to assure the LPTTM circuit cycles the power off then on one
time only.
A high level on the LPSTATUS output indicates that the LPTTM circuit has removed power from the protected device.
The LPSTATUS returns low when the power is restored. LPSTATUS can be used to generate an input to the system
data processor indicating that an LPTTM cycle has occurred and the protected device output accuracy may not be met
until after the respective recovery time to the event.
During the time that power is removed from the protected device, it is critical that external circuitry driving the device I/
O pins does not back-drive the device supply through input protection diodes or similar integrated structures. Backdriving of the supply through the device I/O pins could contribute to an extended or even a permanent latchup condition. For the ADS7809 testing has shown that for the normal signal range of operation on the analog input pins R1IN,
R2IN, and R3IN, latchup will not be sustained.
In order to prevent back-driving the supply from the digital I/O pins DATA, SYNC, TAG, R/C, CS, and PWRD, the
7809LP incorporates active input protection circuits. These circuits act as transmission gates in series with the digital
inputs. During normal operation, these gates are on and present low resistance connections between the package
input pins and the respective die pins. When the LPTTM circuit detects a latchup, these gates are switched off and
present a high resistance path between the package inputs and the die inputs. The protected I/O pins are crow barred
during the latchup. The bidirectional signal, DATACLK, is also protected by a transmission gate.
01.11.05 Rev 7
All data sheets are subject to change without notice
15
©2005 Maxwell Technologies
All rights reserved.
Memory
The 7809LP package also provides access to the ADS7809 die supply pins with the LPVANA and LPVDIG pins. The
signal paths between the supply input pins and the respective die supply pins are low resistance during normal device
operation. When an excessive supply current due to a single event latchup is sensed on either of the supply pins, the
LPTTM circuit opens both paths to the die supply pins allowing the latchup condition to clear. The LPVANA and LPVDIG pins allow access to the current sense circuitry for electrical testing at the component level and provide optimal
locations for attaching supply decoupling capacitors. CAUTION: The LPVANA and LPVDIG pins must not be connected to the respective power supplies since this will defeat the LPTTM power switch and could result in permanent
latchup of the device during operation in a radiation environment. Electrolytic capacitors should not be connected to
these decoupling pins because the large capacitance will increase the recovery time of the 7809LP. Low ESR ceramic
capacitors should be used with a maximum of .2µ F per pin.
7809LP
16-Bit Latchup Protected Analog to Digital Converter
Dedicated digital outputs are not similarly protected since in most applications there will be no appreciable drive signal
on these outputs to back-drive the pins. Pull up resistors on these outputs should be 10 KΩ or greater to limit the
back-drive current. Low on resistance, transmission gate circuits are also connected between the package pins and
the die REF and CAP pins. These gates minimize the transient loading on the external filter capacitors required on
these pins. This greatly reduces the single event recovery time of the 7809LP to full accuracy after an LPTTM cycle.
During an LPTTM cycle, all outputs of the 7809LP are invalid and unpredictable until after the functional recovery time.
After the functional recovery time, data conversions occur with a degraded accuracy until the full accuracy recovery
time.
A summary of the pin differences between the ADS7809 and the 7809LP is provided in the table below.
TABLE 15. ADS7809 AND 7809LP PIN DIFFERENCES
ADS7809
7809LPRP
PIN DIFFERENCE DESCRIPTION
1-10
Various
Various
Equivalent function to ADS7809 pins 1-10 respectively. Timing specifications
change slightly (0 - 10 ns) for the 7809LPRP due to the latchup protection circuitry
on ADS7809 die inputs.
15-22
Various
Various
Equivalent function to ADS7809 pins 11-18 respectively. Timing specifications
change slightly (0 - 10 ns) for the 7809LPRP due to the latchup protection circuitry
on ADS7809 die inputs.
11
--
LPBIT
A built in test function of latchup protection. A TTL high level pulse for > 5 microseconds duration on this input will trigger latchup protection of the device. This input
shall be low during normal operation.
12
--
13
VANA
VANA
Equivalent function to ADS7809 pin 19. Analog Supply Input.
14
VDIG
VDIG
Equivalent function to ADS7809 pin 20. Digital Supply Input.
23
--
LPVANA
Latchup protected analog supply pin to the ADS7809 die. Decouple to analog
ground with 0.1 µ F ceramic capacitor. Do not exceed 0.2 µ F. Do not connect to
VDIG and/or VANA.
24
--
LPVDIG
Latchup protected digital supply pin to the ADS7809 die. Decouple to digital ground
with 0.1 µ F ceramic capacitor. Do not exceed 0.2 µ F. Do not connect to VDIG and/
or VANA.
LPSTATUS Latchup protection status output. This TTL level output is low during normal operation and goes high during a 10 µ s decision time period prior to power being
removed. If the latch up current does not last at least 10 µ s then LPTSTATUS will
go low (inactive) after the 10 µ s decision period without power being removed.
When latchup protection is triggered, this output will go high for the duration of the
time that power is removed from the protected device (50 µ s). All output except
LPSTATUS are invalid during the time that power is removed from the ADS7809
die. This output foes low within 1 us of the power being re-applied to the protected
device. Functional operation of the device is within ~25 µ s after the LPSTATUS
output returns low with degraded accuracy due to the latchup filter circuitry. Full
accuracy is restored ~5 ms later. This output can be used to inform the system processor of the latchup protection trigger and the subsequent degraded accuracy in
the 7809LPRP output data. Output pull-up resistors should be 10kΩ or larger on
outputs. I/O pins must not be driven high while this signal is active.
01.11.05 Rev 7
All data sheets are subject to change without notice
16
©2005 Maxwell Technologies
All rights reserved.
Memory
PIN NUMBER
16-Bit Latchup Protected Analog to Digital Converter
7809LP
Testing the 7809LPRP Latchup Protection Circuitry
The LPVANA and LPVDIG pins provide direct access to the 7809LP converter supply pins for attaching external
decoupling capacitors to ground. These pins can also be used to test the LPTTM operation and threshold level by sinking a pulsed current load to ground as shown in the test circuit in Figure 8. The most accurate threshold current measurements are made with the ADS7809 in its lowest power state (PWRD = 5V).
The LPTTM operation and device recovery times are most easily measured using the LPBIT input to trigger protection
and recovery. Applying a 10 µ sec high duration TTL level to the LPBIT pin causes internal test currents sufficient to
trigger the LPTTM circuit to be drawn through both the analog and digital supply sense circuits.
LPTTM operating characteristics are summarized in Table 16 according to the timing diagram shown in Figure 9. During the time that the power is cycled, output signals and data from the 7809LP are invalid. The LPSTATUS signal high
indicates that power is removed from the ADS7809 die. When this signal is low, power is applied to the ADS7809 die.
The LPSTATUS signal is used to measure the supply recovery time. The supply recovery time interval starts when the
supply current rises (causing LPSTATUS to go high) and ends when the LPSTATUS signal stabilizes low again.
TABLE 16. 7809LP LPTTM OPERATING CHARACTERISTICS
PARAMETER
SYMBOL
CONDITIONS
TYP
UNIT
Supply Threshold Current
ITHR
PWRD = 5V
75
mA
Protection Time
TPT
LPBIT = 2.4V for 5 µ s
10
µ sec
Supply Recovery Time
TSR
LPBIT = 2.4V for 5 µ s
50
µ sec
Functional Recovery Time
TFR
LPBIT = 2.4V for 5 µ s
TSR + 25
µ sec
8-bit Accuracy Recovery Time
T8R
LPBIT = 2.4V for 5 µ s
80
µ sec
Full Accuracy Recovery Time
TFAR
LPBIT = 2.4V for 5 µ s
5
msec
01.11.05 Rev 7
All data sheets are subject to change without notice
17
©2005 Maxwell Technologies
All rights reserved.
Memory
Within the functional recovery time interval (~25 µ sec after the LPTTM circuit reapplies power), the normal functional
operation of the converter is restored with less than 5% full scale error. Additional settling time is then required to
return to full accuracy operation. Recovery time intervals are defined which indicate the time to recover first to within 8
bit accuracy, then to within 12 bit accuracy, and finally to full 16 bit accuracy. These recovery times are primarily due to
the single event and power cycling effects on the reference circuits and the settling times of their respective filter
capacitors.
16-Bit Latchup Protected Analog to Digital Converter
7809LP
FIGURE 8. 7809LP LPTTM TEST CIRCUIT
C4
GND
U?
R1
-7.5V
200
R2
R3
+ C1
2.2UF
GND
100
22.9K
+ C2
2.2UF
1
2
3
4
5
6
7
8
9
10
11
12
GND
R1IN
LPVDIG
AGND1
LPVANA
R2IN
PWRD
R3IN
BUSY
CAP
CS
REF
R/C
AGND2
TAG
SB/BTC
DATA
EXT/INT DATACLK
DGND
SYNC
LPBIT
VDIG
LPSTATUS VANA
.1UF
C4
.1UF
S1
24
23
22
21
20
19
18
17
16
15
14
13
DIGITAL
CONTROL
AND
MONITORING
D1
1N4149
D2
GND
GND
7809LPRP
Q1
2N2369A
R3
PULSE GENERATOR 2
IS
+5V
PULSE GENERATOR 1
5 USEC PULSEWIDTH
RT/FT < 10 NS
2.4V
+ C3
10UF
50
1N4149
GND
20 USEC PULSEWIDTH
0V
-VP
GND
.4V
Memory
01.11.05 Rev 7
All data sheets are subject to change without notice
18
©2005 Maxwell Technologies
All rights reserved.
16-Bit Latchup Protected Analog to Digital Converter
7809LP
FIGURE 9. 7809LP LPTTM TIMING DIAGRAM
2.4V
PULSE GENERATOR 1
LPBIT
.4V
0V
PULSE GENERATOR 2
-VP
CHARGE CURRENT INTO
DECOUPLING CAPACITOR
IS PEAK
ITHR
SUPPLY CURRENT (IS)
IS (TYP)
IS (TYP)
0
TPT
TSR
5V
LPSTATUS
0V
OUTPUTS
VALID
Memory
ALL OUTPUTS
OUTPUTS
VALID
OUTPUTS
INVALID
FULL SCALE (F.S.)
<1/20 F.S.
FULL
ACCURACY
<1/256 F.S.
FULL
<1/4096 F.S. ACCURACY
OUTPUT DATA
ERROR
>-1/20 F.S.
- FULL SCALE
TFR
T8R
T12R
TFAR
01.11.05 Rev 7
All data sheets are subject to change without notice
19
©2005 Maxwell Technologies
All rights reserved.
16-Bit Latchup Protected Analog to Digital Converter
7809LP
FIGURE 10. SEL CROSS SECTION
Memory
FIGURE 11. SEU CROSS SECTION
01.11.05 Rev 7
All data sheets are subject to change without notice
20
©2005 Maxwell Technologies
All rights reserved.
16-Bit Latchup Protected Analog to Digital Converter
7809LP
Memory
24-PIN RAD-PAK® FLAT PACKAGE
DIMENSION
SYMBOL
MIN
NOM
MAX
A
0.255
0.278
0.302
b
0.015
0.017
0.022
c
0.006
0.008
0.010
D
--
0.596
0.640
E
0.900
0.400
0.410
E1
--
--
0.440
E2
0.268
0.270
0.272
E3
0.055
0.065
--
e
0.050 BSC
L
0.420
0.430
0.045
Q
0.040
0.045
0.006
S1
0.006
0.014
--
N
24
Note: All dimensions in inches
01.11.05 Rev 7
All data sheets are subject to change without notice
21
©2005 Maxwell Technologies
All rights reserved.
16-Bit Latchup Protected Analog to Digital Converter
7809LP
Important Notice:
These data sheets are created using the chip manufacturers published specifications. Maxwell Technologies verifies
functionality by testing key parameters either by 100% testing, sample testing or characterization.
The specifications presented within these data sheets represent the latest and most accurate information available to
date. However, these specifications are subject to change without notice and Maxwell Technologies assumes no
responsibility for the use of this information.
Maxwell Technologies’ products are not authorized for use as critical components in life support devices or systems
without express written approval from Maxwell Technologies.
Any claim against Maxwell Technologies must be made within 90 days from the date of shipment from Maxwell Technologies. Maxwell Technologies’ liability shall be limited to replacement of defective parts.
Memory
01.11.05 Rev 7
All data sheets are subject to change without notice
22
©2005 Maxwell Technologies
All rights reserved.
7809LP
16-Bit Latchup Protected Analog to Digital Converter
Product Ordering Options
Model Number
7809LP
RP
F
X
Option Details
Feature
Multi Chip Module (MCM)1
K = Maxwell Self-Defined Class K
H = Maxwell Self-Defined Class H
I = Industrial (testing @ -40°C,
+25°C, +85°C)
E = Engineering (testing @ +25°C)
Package
F = Flat Pack
Radiation Feature
RP = RAD-PAK® package
Base Product
Nomenclature
16-Bit Latchup Protected Analog
to Digital Converter
Memory
Screening Flow
1) Products are manufactured and screened to Maxwell Technologies self-defined Class H and Class K flows.
01.11.05 Rev 7
All data sheets are subject to change without notice
23
©2005 Maxwell Technologies
All rights reserved.
HS-1840ARH
®
Data Sheet
August 1999
Rad-Hard 16 Channel CMOS Analog
Multiplexer with High-Z Analog Input
Protection
File Number
4355.1
Features
• Electrically Screened to SMD # 5962-95630
The HS-1840ARH is a radiation hardened, monolithic 16
channel multiplexer constructed with the Intersil Rad-Hard
Silicon Gate, bonded wafer, Dielectric Isolation process. It is
designed to provide a high input impedance to the analog
source if device power fails (open), or the analog signal
voltage inadvertently exceeds the supply by up to ±35V,
regardless of whether the device is powered on or off.
Excellent for use in redundant applications, since the
secondary device can be operated in a standby unpowered
mode affording no additional power drain. More significantly,
a very high impedance exists between the active and
inactive devices preventing any interaction. One of sixteen
channel selection is controlled by a 4-bit binary address plus
an Enable-Inhibit input which conveniently controls the
ON/OFF operation of several multiplexers in a system. All
inputs have electrostatic discharge protection.
The HS-1840ARH is processed and screened in full compliance
with MIL-PRF-38535 and QML standards. The device is
available in a 28 lead SBDIP and a 28 lead Ceramic Flatpack.
Specifications for Rad Hard QML devices are controlled
by the Defense Supply Center in Columbus (DSCC). The
SMD numbers listed here must be used when ordering.
Detailed Electrical Specifications for these devices are
contained in SMD 5962-95630. A “hot-link” is provided
on our homepage for downloading.
http://www.intersil.com/spacedefense/space.htm
• QML Qualified per MIL-PRF-38535 Requirements
• Pin-to-Pin for Intersil’s HS-1840RH and HS-1840/883S
• Improved Radiation Performance
- Gamma Dose (γ) 3 x 105RAD(Si)
• Improved rDS(ON) Linearity
• Improved Access Time 1.5µs (Max) Over Temp and Post
Rad
• High Analog Input Impedance 500MΩ During Power Loss
(Open)
• ±35V Input Over Voltage Protection (Power On or Off)
• Dielectrically Isolated Device Islands
• Excellent in Hi-Rel Redundant Systems
• Break-Before-Make Switching
• No Latch-Up
Ordering Information
ORDERING NUMBER
INTERNAL
MKT. NUMBER
TEMP. RANGE
(oC)
5962F9563002QXC
HS1-1840ARH-8
-55 to 125
5962F9563002QYC
HS9-1840ARH-8
-55 to 125
5962F9563002V9A
HS0-1840ARH-Q
25
5962F9563002VXC
HS1-1840ARH-Q
-55 to 125
5962F9563002VYC
HS9-1840ARH-Q
-55 to 125
HS1-1840ARH/PROTO HS1-1840ARH/PROTO
-55 to 125
HS9-1840ARH/PROTO HS9-1840ARH/PROTO
-55 to 125
Pinouts
HS1-1840ARH (SBDIP) CDIP2-T28
TOP VIEW
HS9-1840ARH (FLATPACK) CDFP3-F28
TOP VIEW
+VS 1
28 OUT
+VS
1
28
NC 2
27 -VS
NC
2
27
-VS
NC 3
26 IN 8
NC
3
26
IN 8
IN 16 4
25 IN 7
IN 16
4
25
IN 7
IN 15 5
24 IN 6
IN 15
5
24
IN 6
IN 14
IN 14 6
23 IN 5
6
23
IN 5
IN 13
7
22
IN 4
IN 13 7
22 IN 4
IN 12
8
21
IN 3
IN 12 8
21 IN 3
IN 11
9
20
IN 2
20 IN 2
IN 10
10
19
IN 1
IN 9
11
18
ENABLE
GND
12
17
ADDR A0
(+5VS) VREF
13
16
ADDR A1
ADDR A3
14
15
ADDR A2
IN 11 9
19 IN 1
IN 10 10
IN 9 11
18 ENABLE
GND 12
17 ADDR A0
(+5VS) VREF 13
16 ADDR A1
ADDR A3 14
15 ADDR A2
1
OUT
CAUTION: These devices are sensitive to electrostatic discharge; follow proper IC Handling Procedures.
1-888-INTERSIL or 321-724-7143 | Intersil (and design) is a registered trademark of Intersil Americas Inc.
Copyright © Intersil Americas Inc. 2002. All Rights Reserved
HS-1840ARH
Functional Diagram
IN 1
A0
1
P
A1
DIGITAL
ADDRESS
A2
OUT
A3
16
EN
IN 16
ADDRESS INPUT
BUFFER AND
LEVEL SHIFTER
TRUTH TABLE
A3
A2
A1
A0
EN
“ON” CHANNEL
X
X
X
X
H
None
L
L
L
L
L
1
L
L
L
H
L
2
L
L
H
L
L
3
L
L
H
H
L
4
L
H
L
L
L
5
L
H
L
H
L
6
L
H
H
L
L
7
L
H
H
H
L
8
H
L
L
L
L
9
H
L
L
H
L
10
H
L
H
L
L
11
H
L
H
H
L
12
H
H
L
L
L
13
H
H
L
H
L
14
H
H
H
L
L
15
H
H
H
H
L
16
2
P
DECODERS
MULTIPLEX
SWITCHES
HS-1840ARH
Burn-In/Life Test Circuits
R
+VS
R
1
2
28
3
26
25
R
R
24
23
6
9
22
21
20
10
19
11
12
18
13
16
14
15
7
8
F4
-VS
27
4
5
GND
+VS
17
F5
F1
F2
GND
VR
F3
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
R
-VS
R
R
NOTES:
NOTES:
VS+ = +15.5V ±0.5V, VS- = -15.5V ±0.5V.
R = 1kΩ ±5%, 1/4W.
R = 1kΩ ±5%.
C1 = C2 = 0.01µF minimum, 1 each per socket, minimum.
C1 = C2 = 0.01µF ±10%, 1 each per socket, minimum.
VS+ = 15.5V ±0.5V, VS- = -15.5V ±0.5V, VR = 15.5 ±0.5V.
D1 = D2 = 1N4002, 1 each per board, minimum.
FIGURE 2. STATIC BURN-IN TEST CIRCUIT
Input Signals: square wave, 50% duty cycle, 0V to 15V peak ±10%.
F1 = 100kHz; F2 = F1/2; F3 = F1/4; F4 = F1/8; F5 = F1/16.
FIGURE 1. DYNAMIC BURN-IN AND LIFE TEST CIRCUIT
NOTES:
1. The above test circuits are utilized for all package types.
2. The Dynamic Test Circuit is utilized for all life testing.
Irradiation Circuit
HS-1840ARH
+15V
1
28
NC
2
27
NC
3
26
+1V
4
25
5
24
6
23
7
22
8
21
9
20
10
19
11
18
12
17
13
16
14
15
+5V
NOTE:
3. All irradiation testing is performed in the 28 lead CERDIP package.
3
-15V
1kΩ
HS-1840ARH
Die Characteristics
DIE DIMENSIONS:
ASSEMBLY RELATED INFORMATION:
(2820µm x 4080µm x 483µm ±25.4µm)
111 mils x 161 mils x 19 mils ±1 mil
Substrate Potential:
Unbiased (DI)
INTERFACE MATERIALS:
ADDITIONAL INFORMATION:
Glassivation:
Worst Case Current Density:
Type: PSG (Phosphorus Silicon Glass)
Thickness: 8.0kÅ ±1kÅ
Modified SEM
Transistor Count:
Top Metallization:
407
Type: AlSiCu
Thickness: 16.0kÅ ±2kÅ
Process:
Backside Finish:
Radiation Hardened Silicon Gate,
Bonded Wafer, Dielectric Isolation
Silicon
Metallization Mask Layout
IN1
IN2
IN3
IN4
IN5
IN6
IN7
HS-1840ARH
IN8
ENABLE
A0
-V
A1
OUT
A2
A3
+V
VREF
IN16
4
IN9
IN10
IN11
IN12
IN13
IN14
IN15
GND
Military Established Reliability
Vishay Foil Resistors
Bulk Metal® Foil Technology
RNC90Y and RNC90Z to MIL-PRF-55182/9
FEATURES
• QPL product with established reliability.
THROUGH HOLE
Product may not
be to scale
Vishay Military Established Reliability resistors are available
in resistance values from 4.99 ohms through 121Kohms and
for tolerances from ± 0.005% to ± 1.0%. The same resistors
are also available as a non-qualified product for customers
desiring higher or lower resistance values and the same or
better performance capabilities. (See Table 2.) Both the
qualified and the non-qualified version are manufactured on
the same production line facilities and are subjected to the
same process, lot control, conditioning, and GRP A (100%)
screening. Qualified versions receive additional MIL Group B
and C testing.
• Best Load Life Stability: ± 0.05%∆R for 2,000 hrs. @ + 125°C
• Best TCR: ± 2.0ppm/°C (– 55°C to + 175°C)
• Best Shelf Life: 0.0025% (25ppm) for 1 year
• Best Thermal EMF: 0.1µV/°C
• Qualified Resistance Range: 4.99 Ω to 121KΩ [RNC90Y]
100 Ω to 121KΩ [RNC90Z]
• Resistance Tolerance: to ± 0.005%
• Specially conditioned non-QPL resistors available.
See data sheet “Improved Performence Tested.”
TABLE 1 - SPECIFICATIONS COMPARISON
SPECIFICATION
RNC90Y (QUALIFIED)
MIL-PRF-55182/9
CHARACTERISTIC Y LIMITS
± 5ppm/°C
(– 55°C to + 125°C)
± 10ppm/°C
(+ 125°C to + 175°C)
4.99Ω to 121KΩ
Level R
RNC90Z (QUALIFIED)
MIL-PRF-55182/9
CHARACTERISTIC Z LIMITS
± 2ppm/°C
(– 55°C to + 175°C)
S555 (NON-QUALIFIED)
VISHAY PERFORMANCE
LIMITS 6
± 5ppm/°C 1
(– 55°C to + 125°C)
Z555 (NON-QUALIFIED)
VISHAY PERFORMANCE
LIMITS 6
± 2ppm/°C1
(– 55°C to + 125°C)
100Ω to 121KΩ
Level R
1Ω to 150KΩ
Not Specified
4.99Ω to 121KΩ
Not Specified
± 0.05% Maximum ∆R
± 0.5% Maximum ∆R
Not Specified
± 0.05% Maximum ∆R
± 0.5% Maximum ∆R
Not Specified
± 0.015% Maximum ∆R2
± 0.05% Maximum ∆R 2
– 40dB Minimum
± 0.015% Maximum ∆R2
± 0.05% Maximum ∆R 2
– 40dB Minimum
Not Specified
Not Specified
Not Specified
Not Specified
Capacitance (C)
Not Specified
Not Specified
Reactance
Voltage Coefficient
Working Voltage 4
Thermal EMF 5
Not Specified
0.0005%/V
300 Volts Maximum
Not Specified
Not Specified
0.0005%/V
300 Volts Maximum
Not Specified
1.0ns at 1KΩ
0.1µH Maximum
0.08µH Typical
1.0pF Maximum
0.5pF Typical
< 1%
0.0001%/V
300 Volts Maximum
0.1µV/°C Maximum
1µV/watt Maximum
1.0ns at 1KΩ
0.1µH Maximum
0.08µH Typical
1.0pF Maximum
0.5pF Typical
< 1%
0.0001%/V
300 Volts Maximum
0.1µV/°C Maximum
1µV/watt Maximum
Temperature Coefficient
of Resistance
Resistance Range
Failure Rate
Load-Life Stability
0.3W @ +125°C
at 2,000 Hours
at 10,000 Hours
Current Noise
High-Frequency Operation
Rise-Decay Time
Inductance 3 (L)
NOTES:
1. Maximum TCR spread from nominal (Vishay maximum TCR): spread is defined as the 3σ (99.73% of a production lot) limit of a nominal
Gaussian distribution which is within a band centered on the nominal curve. TCR is somewhat higher for resistance values < 80ohms,
consult Vishay Applications Engineering.
2. Load life ∆R Maximum can be reduced by 80% through a screening procedure. Consult Vishay Applications Engineering for details.
3. Inductance (L) due mainly to the leads.
4. Not to exceed power rating of resistor.
5. µV/°C relates to EMF due to lead temperature differences and µV/watt due to power applied to the resistor.
6. Maximum is 1.0% A.Q.L. standard for all specifications except TCR. Typical is a designers reference which represents that 85% of the
units supplied, over a long period of time, will be at least the figure shown or better.
SALES
• ISRAEL: foilsales.israel@vishay.com
• FRANCE/SWITZERLAND/SOUTHERN EUROPE: foilsales.eusouth@vishay.com
• AMERICAS: foilsales.usa@vishay.com
• ASIA/JAPAN: foilsales.asia@vishay.com • UK/HOLLAND/SCANDINAVIA: foilsales.eunorth@vishay.com • GERMANY/CZECH REPUBLIC/AUSTRIA: foilsales.eucentral@vishay.com
www.vishay.com
84
For technical questions in the Americas, contact foilsupport1@vishay.com
Document Number: 63007
For technical questions in Asia/Japan/Europe/Africa/Israel, contact foilsupport2@vishay.com
Revision 02-Mar-05
Military Established Reliability
Vishay Foil Resistors
Bulk Metal® Foil Technology
RNC90Y and RNC90Z to MIL-PRF-55182/9
FIGURE 1 - COMPARISON OF RNC90Y TO RNC90Z TEMPERATURE COEFFICIENT OF RESISTANCE
RNC90Y
+ 1000
∆R/R(ppm)
∆R/R(ppm)
0
- 400
+ 300
+ 200
+ 160
0
- 160
- 200
- 300
- 500
- 1000
25
Temperature (°C)
Specification ± 5ppm/°C
125
175
- 1000
- 55
25
Temperature (°C)
Specification ± 2ppm/°C
± 10ppm/°C
FIGURE 2 - POWER DERATING CURVE
FIGURE 3 - IMPRINTING AND DIMENSIONS
RNC90Y and RNC90Z Military Approved Resistors
+70°C
200
Front View
150
Rated Power
Side View
L
100
H
50
VISHAY
18612
XXXXX J
0
+25 +50 +75 +100 +125
Ambient Temperature °C
+150
+175
Factory Year Week
LS
Rear View
W
Model Number
Manufacturers
Identification
Number
ST
Mfr. Code
A 98 11
–25
- 1000
175
125
Jan Designator
(Not Present If
Non-Qualified)
Resistance
Tolerance
Code
Lead Material
#22 AWG
(0.025 Dia.)
Solder Coated
Copper
XXXXX
100R01
B
R
Resistance
Value Code
Failure Rate Code
(Not Present If
Non-Qualified)
LL
SW
TABLE 2 - MODEL SELECTION
MODEL
NUMBER
RESISTANCE
RANGE
(Ω)
STANDARD RESISTANCE FAILURE
AMBIENT
AVERAGE
TOLERANCE
RATE
POWER RATING
WEIGHT
TIGHTEST % LOOSEST %
@ + 70°C
@ + 125°C IN GRAMS
RNC90Y
30.1 to 121K
16.2 to 30.0
4.99 to 16.0
± 0.005
± 0.05
± 0.1
± 1.0
± 1.0
± 1.0
RNC90Z
100 TO 121K
± 0.01
± 1.0
30.1 to 121K
20 to < 30.1
5 to < 20
2 to < 5
1 to < 2
± 0.005
± 0.01
± 0.05
± 0.1
± 0.5
± 1.0
± 1.0
± 1.0
± 1.0
± 1.0
–––––
0.6 Watts
0.3 Watts
0.6
> 121K to 150K
± 0.005
± 1.0
–––––
0.4 Watts
0.2 Watts
0.6
30.1 to 121K
20 to < 30.1
4.99 to < 20R
± 0.005
± 0.01
± 0.05
± 1.0
± 1.0
± 1.0
–––––
0.6 Watts
0.3 Watts
0.6
S555
(NON QPL)
Z555
(NON QPL)
See
Table 5
0.6 Watts
0.3 Watts
0.6
See Table 5 0.6 Watts
0.3 Watts
0.6
DIMENSIONS
inches
W:
L:
H:
ST:
SW:
LL:
LS:
0.105 ± 0.010
0.300 ± 0.010
0.326 ± 0.010
0.015 ± 0.005
0.040 ± 0.005
1.000 ± 0.125
0.150 ± 0.005
mm
2.67 ± 0.25
7.62 ± 0.25
8.28 ± 0.25
0.381 ± 0.13
1.02 ± 0.13
25.4 ± 3.18
3.81 ± 0.13
SALES
• ISRAEL: foilsales.israel@vishay.com
• FRANCE/SWITZERLAND/SOUTHERN EUROPE: foilsales.eusouth@vishay.com
• AMERICAS: foilsales.usa@vishay.com
• ASIA/JAPAN: foilsales.asia@vishay.com • UK/HOLLAND/SCANDINAVIA: foilsales.eunorth@vishay.com • GERMANY/CZECH REPUBLIC/AUSTRIA: foilsales.eucentral@vishay.com
For technical questions in the Americas, contact foilsupport1@vishay.com
Document Number: 63007
For technical questions in Asia/Japan/Europe/Africa/Israel, contact foilsupport2@vishay.com
Revision 02-Mar-05
www.vishay.com
85
THROUGH HOLE
- 1000
- 55
Percent of Rated Power
+ 1000
+ 500
+ 400
0
–50
RNC90Z
+ 1000
+ 1000
Military Established Reliability
Vishay Foil Resistors
Bulk Metal® Foil Technology
RNC90Y and RNC90Z to MIL-PRF-55182/9
TABLE 3 - ORDERING INFORMATION RNC90Y/RNC90Z SERIES
Please specify Vishay RNC90Y and RNC90Z Series Resistors as follows: (See Table 2, 4 and 5 for further details.)
Example:
RNC90Y
OR
RNC90Z
100R01
B
R
MODEL NO.
RESISTANCE VALUE
TOLERANCE CODE LIFE FAILURE RATE CODE
(QUALIFIED VERSIONS ONLY)
Resistance value, in ohms, is expressed by a series of 6 characters, 5 of which represent significant digits while the 6th is a dual
purpose letter that designates both the multiplier and the location of the decimal point.
THROUGH HOLE
For Military approved resistors with improved performance testing a unique 3XXXXX part number will be assigned.
RESISTANCE
RANGE
LETTER
DESIGNATOR
MULTIPLIER
FACTOR
EXAMPLE
1Ω to < 1KΩ
1KΩ to 121KΩ
R
K
x1
x 103
100R01 = 100.01Ω
15K231 = 15,231Ω
Note: The S555 and Z555 non-qualified versions are ordered by specifying model RNC90Y or RNC90Z without specifying a failure rate
code
TABLE 4 - STANDARD RESISTANCE TOLERANCE
AND SYMBOLS FOR RNC90Y AND RNC90Z
TOLERANCE
SYMBOL
± 0.005%
V
± 0.01%
T
± 0.05%
A
± 0.1%
B
± 0.5% *
D
± 1.0% *
F
TABLE 5 - LIFE FAILURE RATE (LFR)
MODEL
FAILURE RATE
RNC90Y
M, P, R
RNC90Z
M, P, R
Failure rate code:
SYMBOL
LFR
M
1.0%
P
0.1%
R
0.01%
*± 0.5% and ± 1.0% resistors available only in standard values per
MIL-PRF-55182
CAGE #18612
"Commercial and Government Entity"
Formerly "FSCM".
SALES
• ISRAEL: foilsales.israel@vishay.com
• FRANCE/SWITZERLAND/SOUTHERN EUROPE: foilsales.eusouth@vishay.com
• AMERICAS: foilsales.usa@vishay.com
• ASIA/JAPAN: foilsales.asia@vishay.com • UK/HOLLAND/SCANDINAVIA: foilsales.eunorth@vishay.com • GERMANY/CZECH REPUBLIC/AUSTRIA: foilsales.eucentral@vishay.com
www.vishay.com
86
For technical questions in the Americas, contact foilsupport1@vishay.com
Document Number: 63007
For technical questions in Asia/Japan/Europe/Africa/Israel, contact foilsupport2@vishay.com
Revision 02-Mar-05
General Description
Features
The ’AC/’ACT244 is an octal buffer and line driver designed
to be employed as a memory address driver, clock driver and
bus-oriented transmitter/receiver which provides improved
PC board density.
n ICC and IOZ reduced by 50%
n TRI-STATE outputs drive bus lines or buffer memory
address registers
n Outputs source/sink 24 mA
n ’ACT244 has TTL-compatible inputs
n Standard Military Drawing (SMD)
— ’AC244: 5962-87552
— ’ACT244: 5962-87760
Ordering Code:
See Section 0
Commercial
Military
Package
Package Description
Number
74AC244PC
N20A
74AC244SC (Note 1)
M20B
20-Lead Molded Dual-In-Line (0.300" Wide)
20-Lead Molded Small Outline (0.300" Wide), JEDEC
74AC244SJ (Note 1)
M20D
20-Lead Molded Small Outline, EIAJ
74AC244MTC (Note 1)
MTC20
20-Lead Molded Thin Shrink Small Outline Package,
JEDEC
74ACT244PC
N20A
20-Lead Molded Dual-In-Line (0.300" Wide)
74ACT244SC (Note 1)
M20B
20-Lead Molded Small Outline (0.300" Wide), JEDEC
74ACT244SJ (Note 1)
M20D
20-Lead Molded Small Outline, EIAJ
74ACT244MTC (Note 1)
MTC20
20-Lead Molded Thin Shrink Small Outline Package,
JEDEC
74ACT244MSA (Note 1)
MSA20
20-Lead Molded Small Shrink Outline Package,
(EIAJ SSOP)
54AC244DM (Note 2)
J20A
20-Lead Ceramic Dual-In-Line
54AC244FM (Note 2)
W20A
20-Lead Cerpak
54AC244LM (Note 2)
E20A
20-Lead Ceramic Leadless Chip Carrier, Type C
54ACT244DM (Note 2)
J20A
20-Lead Ceramic Dual-In-Line
54ACT244FM (Note 2)
W20A
20-Lead Cerpak
54ACT244LM (Note 2)
E20A
20-Lead Ceramic Leadless Chip Carrier, Type C
Note 1: Devices also available in 13" Tape and Reel. Use suffix SCX, SJX, and MTCX.
Note 2: Military grade device with environmental and burn-in processing, use suffix DMQB, FMQB and LMQB.
54AC/74AC244
54AC/74AC244 • 54ACT/74ACT244
Octal Buffer/Line Driver with TRI-STATE ® Outputs
54AC/74AC244 • 54ACT/74ACT244 Octal Buffer/Line Driver with TRI-STATE Outputs
April 1997
DSXXX
TRI-STATE ® is a registered trademark of National Semiconductor Corporation.
FACT™ is a trademark of National Semiconductor Corporation.
© 1997 National Semiconductor Corporation
www.national.com
DS009943
PrintDate=1997/04/23 PrintTime=08:21:41 5647 ds009943 Rev. No. 1
Proof
1
1
Logic Symbol
Pin Names
IEEE/IEC
Description
OE1, OE2
TRI-STATE Output Enable Inputs
I0–I7
Inputs
O0–O7
Outputs
DS009943-1
Connection Diagrams
Pin Assignment for DIP,
Flatpak, SSOP, SOIC and TSSOP
Pin Assignment for LCC
DS009943-3
DS009943-2
Truth Tables
Inputs
OE1
Outputs
In
(Pins 12, 14, 16, 18)
L
L
L
L
H
H
H
X
Z
H = HIGH Voltage Level
L = LOW Voltage Level
Inputs
OE2
Outputs
In
(Pins 3, 5, 7, 9)
L
L
L
L
H
H
H
X
Z
X = Immaterial
Z = High Impedance
www.national.com
PrintDate=1997/04/23 PrintTime=08:21:42 5647 ds009943 Rev. No. 1
2
Proof
2
Absolute Maximum Ratings
Recommended Operating
Conditions
(Note 3)
If Military/Aerospace specified devices are required,
please contact the National Semiconductor Sales Office/
Distributors for availability and specifications.
Supply Voltage (VCC)
DC Input Diode Current (IIK)
VI = −0.5V
VI = VCC + 0.5V
DC Input Voltage (VI)
DC Output Diode Current (IOK)
VO = −0.5V
VO = VCC + 0.5V
DC Output Voltage (VO)
DC Output Source
or Sink Current (IO)
DC VCC or Ground Current
per Output Pin (ICC or IGND)
Storage Temperature (TSTG)
Junction Temperature (TJ)
CDIP
PDIP
Supply Voltage (VCC)
’AC
’ACT
Input Voltage (VI)
Output Voltage (VO)
Operating Temperature (TA)
74AC/ACT
54AC/ACT
Minimum Input Edge Rate (∆V/∆t)
’AC Devices
VIN from 30% to 70% of VCC
VCC @ 3.3V, 4.5V, 5.5V
Minimum Input Edge Rate (∆V/∆t)
’ACT Devices
VIN from 0.8V to 2.0V
VCC @ 4.5V, 5.5V
−0.5V to +7.0V
−20 mA
+20 mA
−0.5V to VCC + 0.5V
−20 mA
+20 mA
−0.5V to VCC + 0.5V
± 50 mA
± 50 mA
−65˚C to +150˚C
2.0V to 6.0V
4.5V to 5.5V
0V to VCC
0V to VCC
−40˚C to +85˚C
−55˚C to +125˚C
125 mV/ns
125 mV/ns
Note 3: Absolute maximum ratings are those values beyond which damage
to the device may occur. The databook specifications should be met, without
exception, to ensure that the system design is reliable over its power supply,
temperature, and output/input loading variables. National does not recommend operation of FACT™ circuits outside databook specifications.
175˚C
140˚C
DC Characteristics for ’AC Family Devices
Symbol
Parameter
VCC
74AC
TA = +25˚C
(V)
Typ
VIH
VIL
VOH
54AC
TA =
74AC
TA =
−55˚C to +125˚C
−40˚C to +85˚C
Units
Conditions
Guaranteed Limits
Minimum High
3.0
1.5
2.1
2.1
2.1
Level Input
4.5
2.25
3.15
3.15
3.15
Voltage
5.5
2.75
3.85
3.85
3.85
Maximum Low
3.0
1.5
0.9
0.9
0.9
Level Input
4.5
2.25
1.35
1.35
1.35
Voltage
5.5
2.75
1.65
1.65
1.65
Minimum High
3.0
2.99
2.9
2.9
2.9
Level Output
4.5
4.49
4.4
4.4
4.4
Voltage
5.5
5.49
5.4
5.4
5.4
VOUT = 0.1V
V
or VCC − 0.1V
V
or VCC − 0.1V
VOUT = 0.1V
IOUT = −50 µA
V
(Note 4)
VIN = VIL or VIH
3.0
2.56
2.4
2.46
4.5
3.86
3.7
3.76
4.86
4.7
4.76
0.1
0.1
0.1
5.5
VOL
Maximum Low
3.0
0.002
Level Output
4.5
0.001
0.1
0.1
0.1
Voltage
5.5
0.001
0.1
0.1
0.1
−12 mA
V
IOH
−24 mA
−24 mA
IOUT = 50 µA
V
(Note 4)
VIN = VIL or VIH
IIN
Maximum Input
3.0
0.36
0.50
0.44
4.5
0.36
0.50
0.44
5.5
0.36
0.50
0.44
5.5
± 0.1
± 1.0
± 1.0
12 mA
V
µA
IOL
24 mA
24 mA
VI = VCC, GND
Leakage Current
3
PrintDate=1997/04/23 PrintTime=08:21:45 5647 ds009943 Rev. No. 1
www.national.com
Proof
3
DC Characteristics for ’AC Family Devices
Symbol
Parameter
VCC
74AC
TA = +25˚C
(V)
54AC
TA =
74AC
TA =
−55˚C to +125˚C
−40˚C to +85˚C
Typ
IOZ
(Continued)
Units
Conditions
Guaranteed Limits
± 5.0
± 2.5
µA
VI (OE) = VIL, VIH
VI = VCC, VGND
VO = VCC, GND
5.5
50
75
mA
VOLD = 1.65V Max
5.5
−50
−75
mA
VOHD = 3.85V Min
80.0
40.0
µA
Maximum
TRI-STATE
± 0.25
5.5
Current
IOLD
IOHD
(Note 5) Minimum
Dynamic Output
Current
ICC
Maximum Quiescent
5.5
4.0
VIN = VCC
Supply Current
or GND
Note 4: All outputs loaded; thresholds on input associated with output under test.
Note 5: Maximum test duration 2.0 ms, one output loaded at a time.
Note 6: IIN and ICC @ 3.0V are guaranteed to be less than or equal to the respective limit @ 5.5V VCC.
Note 7: ICC for 54AC @ 25˚C is identical to 74AC @ 25˚C.
DC Characteristics for ’ACT Family Devices
Symbol
Parameter
VCC
74ACT
TA = +25˚C
(V)
54ACT
TA =
74ACT
TA =
−55˚C to +125˚C
−40˚C to +85˚C
Typ
VIH
VIL
VOH
Units
Conditions
Guaranteed Limits
Minimum High Level
4.5
1.5
2.0
2.0
2.0
Input Voltage
5.5
1.5
2.0
2.0
2.0
Maximum Low Level
4.5
1.5
0.8
0.8
0.8
Input Voltage
5.5
1.5
0.8
0.8
0.8
Minimum High Level
4.5
4.49
4.4
4.4
4.4
Output Voltage
5.5
5.49
5.4
5.4
5.4
V
VOUT = 0.1V
V
or VCC − 0.1V
VOUT = 0.1V
V
or VCC − 0.1V
IOUT = −50 µA
(Note 8)
VIN = VIL or VIH
VOL
4.5
3.86
3.70
3.76
5.5
4.86
4.70
4.76
Maximum Low Level
4.5
0.001
0.1
0.1
0.1
Output Voltage
5.5
0.001
0.1
0.1
0.1
V
IOH
−24 mA
−24 mA
V
IOUT = 50 µA
(Note 8)
VIN = VIL or VIH
4.5
0.36
0.50
0.44
5.5
0.36
0.50
0.44
V
IOL
24 mA
24 mA
IIN
Maximum Input Leakage
Current
5.5
± 0.1
± 1.0
± 1.0
µA
VI = VCC, GND
IOZ
Maximum TRI-STATE
5.5
± 0.25
± 5.0
± 2.5
µA
1.6
1.5
mA
VI = VIL, VIH
VO = VCC, GND
VI = VCC − 2.1V
Current
ICCT
Maximum
5.5
0.6
ICC/Input
IOLD
IOHD
(Note 9) Minimum
Dynamic Output
Current
ICC
Maximum Quiescent
5.5
50
75
mA
VOLD = 1.65V Max
5.5
−50
−75
mA
VOHD = 3.85V Min
80.0
40.0
µA
5.5
4.0
Supply Current
VIN = VCC
or GND
Note 8: All outputs loaded; thresholds on input associated with output under test.
Note 9: Maximum test duration 2.0 ms, one output loaded at a time.
www.national.com
PrintDate=1997/04/23 PrintTime=08:21:47 5647 ds009943 Rev. No. 1
4
Proof
4
DC Characteristics for ’ACT Family Devices
(Continued)
Note 10: ICC for 54ACT @ 25˚C is identical to 74ACT @ 25˚C.
AC Electrical Characteristics
See Section 0 for waveforms
Symbol
Parameter
DSXXX
VCC
74AC
TA = +25˚C
54AC
TA = −55˚C
74AC
TA = −40˚C
(Note 11)
CL = 50 pF
to +125˚C
CL = 50 pF
to +85˚C
CL = 50 pF
(V)
tPLH
tPHL
tPZH
tPZL
tPHZ
tPLZ
Min
Typ
Max
Min
Max
Min
Max
Propagation Delay
3.3
2.0
6.5
9.0
1.0
12.5
1.5
10.0
Data to Output
5.0
1.5
5.0
7.0
1.0
9.5
1.0
7.5
Propagation Delay
3.3
2.0
6.5
9.0
1.0
12.0
2.0
10.0
Data to Output
5.0
1.5
5.0
7.0
1.0
9.0
1.0
7.5
Output Enable Time
Output Enable Time
Output Disable Time
Output Disable Time
3.3
2.0
6.0
10.5
1.0
11.5
1.5
11.0
5.0
1.5
5.0
7.0
1.0
9.0
1.5
8.0
3.3
2.5
7.5
10.0
1.0
13.0
2.0
11.0
5.0
1.5
5.5
8.0
1.0
10.5
1.5
8.5
3.3
3.0
7.0
10.0
1.0
12.5
1.5
10.5
5.0
2.5
6.5
9.0
1.0
10.5
1.0
9.5
3.3
2.5
7.5
10.5
1.0
13.0
2.5
11.5
5.0
2.0
6.5
9.0
1.0
11.0
2.0
9.5
Fig.
Units
No.
ns
kk-kk
DSXXX
ns
kk-kk
DSXXX
ns
kk-kk
DSXXX
ns
kk-kk
DSXXX
ns
kk-kk
DSXXX
ns
kk-kk
DSXXX
Note 11: Voltage Range 3.3 is 3.3V ± 0.3V
Voltage Range 5.0 is 5.0V ± 0.5V
AC Electrical Characteristics
See Section 0 for waveforms
Symbol
Parameter
DSXXX
VCC
74ACT
TA = +25˚C
54ACT
TA = −55˚C
74ACT
TA = −40˚C
(Note 12)
CL = 50 pF
to +125˚C
CL = 50 pF
to +85˚C
CL = 50 pF
(V)
tPLH
Propagation Delay
Fig.
Units
No.
Min
Typ
Max
Min
Max
Min
Max
5.0
2.0
6.5
9.0
1.0
10.0
1.5
10.0
ns
kk-kk
DSXXX
5.0
2.0
7.0
9.0
1.0
10.0
1.5
10.0
ns
kk-kk
DSXXX
Data to Output
tPHL
Propagation Delay
Data to Output
tPZH
Output Enable Time
5.0
1.5
6.0
8.5
1.0
9.5
1.0
9.5
ns
kk-kk
DSXXX
tPZL
Output Enable Time
5.0
2.0
7.0
9.5
1.0
11.0
1.5
10.5
ns
kk-kk
DSXXX
tPHZ
Output Disable Time
5.0
2.0
7.0
9.5
1.0
11.0
1.5
10.5
ns
kk-kk
DSXXX
tPLZ
Output Disable Time
5.0
2.5
7.5
10.0
1.0
11.5
2.0
10.5
ns
kk-kk
DSXXX
Note 12: Voltage Range 5.0 is 5.0V ± 0.5V
Capacitance
Symbol
CIN
CPD
Typ
Units
Input Capacitance
Parameter
4.5
pF
Power Dissipation
45.0
pF
Conditions
VCC = OPEN
VCC = 5.0V
Capacitance
5
PrintDate=1997/04/23 PrintTime=08:21:48 5647 ds009943 Rev. No. 1
www.national.com
Proof
5
Ordering Information
The device number is used to form part of a simplified purchasing code where the package type and temperature range are
defined as follows:
Book
Extract
End
DS009943-5
www.national.com
PrintDate=1997/04/23 PrintTime=08:21:50 5647 ds009943 Rev. No. 1
6
Proof
6
Physical Dimensions
inches (millimeters)
20-Terminal Ceramic Leadless Chip Carrier (L)
NS Package Number E20A
20-Lead Ceramic Dual-In-Line Package (D)
NS Package Number J20A
7
PrintDate=1997/04/23 PrintTime=08:21:50 5647 ds009943 Rev. No. 1
www.national.com
Proof
7
Physical Dimensions
inches (millimeters) (Continued)
20-Lead Small Outline Integrated Circuit (S)
NS Package Number M20B
20-Lead Plastic EIAJ SSOP (MSA)
NS Package Number MSA20
www.national.com
PrintDate=1997/04/23 PrintTime=08:21:51 5647 ds009943 Rev. No. 1
8
Proof
8
Physical Dimensions
inches (millimeters) (Continued)
20-Lead Molded Thin Shrink Small Outline Package, JEDEC
NS Package Number MTC20
20-Lead Plastic Dual-In-Line Package (P)
NS Package Number N20A
9
PrintDate=1997/04/23 PrintTime=08:21:51 5647 ds009943 Rev. No. 1
www.national.com
Proof
9
54AC/74AC244 • 54ACT/74ACT244 Octal Buffer/Line Driver with TRI-STATE Outputs
Physical Dimensions
20-Lead Ceramic Flatpak (F)
NS Package Number W20A
LIFE SUPPORT POLICY
NATIONAL’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT
DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL
SEMICONDUCTOR CORPORATION. As used herein:
2. A critical component in any component of a life support
1. Life support devices or systems are devices or sysdevice or system whose failure to perform can be reatems which, (a) are intended for surgical implant into
sonably expected to cause the failure of the life support
the body, or (b) support or sustain life, and whose faildevice or system, or to affect its safety or effectiveness.
ure to perform when properly used in accordance
with instructions for use provided in the labeling, can
be reasonably expected to result in a significant injury
to the user.
National Semiconductor
Corporation
1111 West Bardin Road
Arlington, TX 76017
Tel: 1(800) 272-9959
Fax: 1(800) 737-7018
www.national.com
10
inches (millimeters) (Continued)
National Semiconductor
Europe
Fax: (+49) 0-180-530 85 86
Email: cnjwge@tevm2.nsc.com
Deutsch Tel: (+49) 0-180-530 85 85
English Tel: (+49) 0-180-532 78 32
Français Tel: (+49) 0-180-532 93 58
Italiano Tel: (+49) 0-180-534 16 80
National Semiconductor
Hong Kong Ltd.
13th Floor, Straight Block,
Ocean Centre, 5 Canton Rd.
Tsimshatsui, Kowloon
Hong Kong
Tel: (852) 2737-1600
Fax: (852) 2736-9960
National Semiconductor
Japan Ltd.
Tel: 81-043-299-2308
Fax: 81-043-299-2408
National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.
PrintDate=1997/04/23 PrintTime=08:21:52 5647 ds009943 Rev. No. 1
Proof
10
54AC/74AC161 # 54ACT/74ACT161
Synchronous Presettable Binary Counter
General Description
Features
The ’AC/’ACT161 are high-speed synchronous modulo-16
binary counters. They are synchronously presettable for application in programmable dividers and have two types of
Count Enable inputs plus a Terminal Count output for versatility in forming synchronous multistage counters. The ’AC/
’ACT161 has an asynchronous Master Reset input that
overrides all other inputs and forces the outputs LOW.
Y
Y
Y
Y
Y
Y
Y
ICC reduced by 50%
Synchronous counting and loading
High-speed synchronous expansion
Typical count rate of 125 MHz
Outputs source/sink 24 mA
’ACT161 has TTL-compatible inputs
Standard Military Drawing (SMD)
Ð ’AC161: 5962-89561
Ð ’ACT161: 5962-89848
Logic Symbols
Connection Diagrams
Pin Assignment
for DIP, Flatpak and SOIC
IEEE/IEC
TL/F/9931–1
TL/F/9931 – 3
TL/F/9931 – 2
Pin Names
CEP
CET
CP
MR
P0 – P3
PE
Q0 – Q3
TC
Pin Assignment
for LCC
Description
Count Enable Parallel Input
Count Enable Trickle Input
Clock Pulse Input
Asynchronous Master Reset Input
Parallel Data Inputs
Parallel Enable Inputs
Flip-Flop Outputs
Terminal Count Output
TL/F/9931 – 4
TRI-STATEÉ is a registered trademark of National Semiconductor Corporation.
FACTTM is a trademark of National Semiconductor Corporation.
C1995 National Semiconductor Corporation
TL/F/9931
RRD-B30M75/Printed in U. S. A.
54AC/74AC161 # 54ACT/74ACT161 Synchronous Presettable Binary Counter
April 1993
Functional Description
period is the CP to TC delay of the first stage plus the CEP
to CP setup time of the last stage. The TC output is subject
to decoding spikes due to internal race conditions and is
therefore not recommended for use as a clock or asynchronous reset for flip-flops, registers or counters.
Logic Equations: Count Enable e CEP # CET # PE
TC e Q0 # Q1 # Q2 # Q3 # CET
The ’AC/’ACT161 count in modulo-16 binary sequence.
From state 15 (HHHH) they increment to state 0 (LLLL). The
clock inputs of all flip-flops are driven in parallel through a
clock buffer. Thus all changes of the Q outputs (except due
to Master Reset of the ’161) occur as a result of, and synchronous with, the LOW-to-HIGH transition of the CP input
signal. The circuits have four fundamental modes of operation, in order of precedence: asynchronous reset, parallel
load, count-up and hold. Five control inputsÐMaster Reset,
Parallel Enable (PE), Count Enable Parallel (CEP) and
Count Enable Trickle (CET)Ðdetermine the mode of operation, as shown in the Mode Select Table. A LOW signal on
MR overrides all other inputs and asynchronously forces all
outputs LOW. A LOW signal on PE overrides counting and
allows information on the Parallel Data (Pn) inputs to be
loaded into the flip-flops on the next rising edge of CP. With
PE and MR HIGH, CEP and CET permit counting when both
are HIGH. Conversely, a LOW signal on either CEP or CET
inhibits counting.
The ’AC/’ACT161 use D-type edge-triggered flip-flops and
changing the PE, CEP and CET inputs when the CP is in
either state does not cause errors, provided that the recommended setup and hold times, with respect to the rising
edge of CP, are observed.
The Terminal Count (TC) output is HIGH when CET is HIGH
and counter is in state 15. To implement synchronous multistage counters, the TC outputs can be used with the CEP
and CET inputs in two different ways.
Mode Select Table
PE
CET
CEP
X
L
H
H
H
X
X
H
L
X
X
X
H
X
L
Action on the Rising
Clock Edge (L)
Reset (Clear)
Load (Pn x Qn)
Count (Increment)
No Change (Hold)
No Change (Hold)
H e HIGH Voltage Level
L e LOW Voltage Level
X e Immaterial
State Diagram
Figure 1 shows the connections for simple ripple carry, in
which the clock period must be longer than the CP to TC
delay of the first stage, plus the cumulative CET to TC delays of the intermediate stages, plus the CET to CP setup
time of the last stage. This total delay plus setup time sets
the upper limit on clock frequency. For faster clock rates,
the carry lookahead connections shown in Figure 2 are recommended. In this scheme the ripple delay through the intermediate stages commences with the same clock that
causes the first stage to tick over from max to min in the Up
mode, or min to max in the Down mode, to start its final
cycle. Since this final cycle requires 16 clocks to complete,
there is plenty of time for the ripple to progress through the
intermediate stages. The critical timing that limits the clock
TL/F/9931 – 5
TL/F/9931 – 8
FIGURE 1. Multistage Counter with Ripple Carry
TL/F/9931 – 9
FIGURE 2. Multistage Counter with Lookahead Carry
2
Please note that this diagram is provided only for the understanding of logic operations and should not be used to estimate propagation delays.
TL/F/9931 – 6
Block Diagram
3
Absolute Maximum Ratings (Note 1)
Recommended Operating
Conditions
If Military/Aerospace specified devices are required,
please contact the National Semiconductor Sales
Office/Distributors for availability and specifications.
Supply Voltage (VCC)
DC Input Diode Current (IIK)
VI e b0.5V
VI e VCC a 0.5V
DC Input Voltage (VI)
DC Output Diode Current (IOK)
VO e b0.5V
VO e VCC a 0.5V
DC Output Voltage (VO)
DC Output Source
or Sink Current (IO)
DC VCC or Ground Current
per Output Pin (ICC or IGND)
Storage Temperature (TSTG)
Junction Temperature (TJ)
CDIP
PDIP
Supply Voltage (VCC)
’AC
’ACT
Input Voltage (VI)
b 0.5V to a 7.0V
b 20 mA
a 20 mA
2.0V to 6.0V
4.5V to 5.5V
0V to VCC
0V to VCC
Output Voltage (VO)
Operating Temperature (TA)
74AC/ACT
54AC/ACT
b 0.5V to VCC a 0.5V
b 20 mA
a 20 mA
b 40§ C to a 85§ C
b 55§ C to a 125§ C
Minimum Input Edge Rate (DV/Dt)
’AC Devices
VIN from 30% to 70% of VCC
VCC @ 3.3V, 4.5V, 5.5V
Minimum Input Edge Rate (DV/Dt)
’ACT Devices
VIN from 0.8V to 2.0V
VCC @ 4.5V, 5.5V
b 0.5V to VCC a 0.5V
g 50 mA
g 50 mA
b 65§ C to a 150§ C
125 mV/ns
125 mV/ns
175§ C
140§ C
Note 1: Absolute maximum ratings are those values beyond which damage
to the device may occur. The databook specifications should be met, without
exception, to ensure that the system design is reliable over its power supply,
temperature, and output/input loading variables. National does not recommend operation of FACT TM circuits outside databook specifications.
DC Characteristics for ’AC Family Devices
Symbol
Parameter
VCC
(V)
74AC
54AC
74AC
TA e a 25§ C
TA e
b 55§ C to a 125§ C
TA e
b 40§ C to a 85§ C
Typ
VIH
VIL
VOH
IIN
Conditions
Guaranteed Limits
Minimum High Level
Input Voltage
3.0
4.5
5.5
1.5
2.25
2.75
2.1
3.15
3.85
2.1
3.15
3.85
2.1
3.15
3.85
V
VOUT e 0.1V
or VCC b 0.1V
Maximum Low Level
Input Voltage
3.0
4.5
5.5
1.5
2.25
2.75
0.9
1.35
1.65
0.9
1.35
1.65
0.9
1.35
1.65
V
VOUT e 0.1V
or VCC b 0.1V
Minimum High Level
Output Voltage
3.0
4.5
5.5
2.99
4.49
5.49
2.9
4.4
5.4
2.9
4.4
5.4
2.9
4.4
5.4
V
2.56
3.86
4.86
2.4
3.7
4.7
2.46
3.76
4.76
V
0.1
0.1
0.1
0.1
0.1
0.1
0.1
0.1
0.1
V
3.0
4.5
5.5
0.36
0.36
0.36
0.5
0.5
0.5
0.44
0.44
0.44
V
5.5
g 0.1
g 1.0
g 1.0
mA
3.0
4.5
5.5
VOL
Units
Maximum Low Level
Output Voltage
Maximum Input
Leakage Current
3.0
4.5
5.5
0.002
0.001
0.001
*All outputs loaded; thresholds on input associated with output under test.
4
IOUT e b50 mA
*VIN e VIL or VIH
b 12 mA
b 24 mA
IOH
b 24 mA
IOUT e 50 mA
*VIN e VIL or VIH
12 mA
IOL
24 mA
24 mA
VI e VCC, GND
DC Characteristics for ’AC Family Devices (Continued)
Symbol
Parameter
VCC
(V)
74AC
54AC
74AC
TA e a 25§ C
TA e
b 55§ C to a 125§ C
TA e
b 40§ C to a 85§ C
Typ
² Minimum Dynamic
Output Current
IOLD
IOHD
ICC
Maximum Quiescent
Supply Current
Units
Conditions
VOLD e 1.65V Max
Guaranteed Limits
5.5
50
75
mA
5.5
b 50
b 75
mA
VOHD e 3.85V Min
mA
VIN e VCC
or GND
5.5
4.0
80.0
40.0
² Maximum test duration 2.0 ms, one output loaded at a time.
Note: IIN and ICC
@
ICC for 54AC
3.0V are guaranteed to be less than or equal to the respective limit
@
25§ C is identical to 74AC
@
@
5.5V VCC.
25§ C.
DC Characteristics for ’ACT Family Devices
74ACT
54ACT
74ACT
TA e a 25§ C
TA e
b 55§ C to a 125§ C
TA e
b 40§ C to a 85§ C
Parameter
VCC
(V)
VIH
Minimum High Level
Input Voltage
4.5
5.5
1.5
1.5
2.0
2.0
2.0
2.0
2.0
2.0
V
VOUT e 0.1V
or VCC b 0.1V
VIL
Maximum Low Level
Input Voltage
4.5
5.5
1.5
1.5
0.8
0.8
0.8
0.8
0.8
0.8
V
VOUT e 0.1V
or VCC b 0.1V
VOH
Minimum High Level
Output Voltage
4.5
5.5
4.49
5.49
4.4
5.4
4.4
5.4
4.4
5.4
V
3.86
4.86
3.70
4.70
3.76
4.76
V
0.1
0.1
0.1
0.1
0.1
0.1
V
4.5
5.5
0.36
0.36
0.50
0.50
0.44
0.44
V
g 0.1
g 1.0
g 1.0
mA
VI e VCC, GND
1.6
1.5
mA
VI e VCC b 2.1V
Symbol
Typ
4.5
5.5
VOL
Maximum Low Level
Output Voltage
4.5
5.5
IIN
Maximum Input
Leakage Current
5.5
ICCT
Maximum
ICC/Input
5.5
IOLD
² Minimum Dynamic
Output Current
IOHD
ICC
Maximum Quiescent
Supply Current
0.001
0.001
0.6
IOUT e b50 mA
*VIN e VIL or VIH
b 24 mA
IOH
b 24 mA
IOUT e 50 mA
*VIN e VIL or VIH
24 mA
IOL
24 mA
5.5
50
75
mA
VOLD e 1.65V Max
5.5
b 50
b 75
mA
VOHD e 3.85V Min
80.0
40.0
mA
VIN e VCC
or GND
5.5
4.0
² Maximum test duration 2.0 ms, one output loaded at a time.
@
Conditions
Guaranteed Limits
*All outputs loaded; thresholds on input associated with output under test.
Note: ICC for 54ACT
Units
25§ C is identical to 74ACT
@
25§ C.
5
AC Electrical Characteristics
Symbol
Parameter
VCC*
(V)
74AC
54AC
74AC
TA e a 25§ C
CL e 50 pF
TA e b55§ C
to a 125§ C
CL e 50 pF
TA e b40§ C
to a 85§ C
CL e 50 pF
Min
Min
Min
Typ
fmax
Maximum Count
Frequency
3.3
5.0
70
110
111
167
tPLH
Propagation Delay CP to Qn
(PE Input HIGH or LOW)
3.3
5.0
2.0
1.5
7.0
5.0
12
9.0
1.0
1.0
14.0
10.0
1.5
1.0
13.5
9.5
ns
tPHL
Propagation Delay CP to Qn
(PE Input HIGH or LOW)
3.3
5.0
1.5
1.5
7.0
5.0
12
9.5
1.0
1.0
14.0
10.0
1.5
1.5
13
10
ns
tPLH
Propagation Delay
CP to TC
3.3
5.0
3.0
2.0
9
6
15
10.5
3.0
3.0
18.5
13.0
2.5
1.5
16.5
11.5
ns
tPHL
Propagation Delay
CP to TC
3.3
5.0
3.5
2.0
8.5
6.5
14
11
1.0
1.0
17.5
13.0
2.5
2.0
15.5
11.5
ns
tPLH
Propagation Delay
CET to TC
3.3
5.0
2.0
1.5
5.5
3.5
9.5
6.5
1.0
1.0
13.0
8.5
1.5
1.0
11
7.5
ns
tPHL
Propagation Delay
CET to TC
3.3
5.0
2.5
2.0
6.5
5
11
8.5
1.0
1.0
13.5
10.5
2.0
1.5
12.5
9.5
ns
tPHL
Propagation Delay
MR to Qn
3.3
5.0
2.0
1.5
6.5
5.5
12
9.5
1.0
1.0
14.5
10.5
1.5
1.5
13.5
10
ns
tPHL
Propagation Delay
MR to TC
3.3
5.0
3.5
2.5
10
8.5
15
13
1.0
1.0
18.5
14.0
3.0
2.5
17.5
13.5
ns
*Voltage Range 3.3 is 3.3V g 0.3V
Voltage Range 5.0 is 5.0V g 0.5V
6
Max
Max
Units
55
80
Max
60
95
MHz
AC Operating Requirements
74AC
54AC
74AC
TA e a 25§ C
CL e 50 pF
TA e b55§ C
to a 125§ C
CL e 50 pF
TA e b40§ C
to a 85§ C
CL e 50 pF
Parameter
VCC*
(V)
ts
Setup Time, HIGH or LOW
Pn to CP
3.3
5.0
6.0
3.5
13.5
8.5
16.0
10.5
16
10.5
th
Hold Time, HIGH or LOW
Pn to CP
3.3
5.0
b 7.0
b 4.0
b1
0.5
1.5
b 0.5
0
ts
Setup Time, HIGH or LOW
PE to CP
3.3
5.0
6.5
4.0
11.5
7.5
15.0
10.5
14
8.5
ns
th
Hold Time, HIGH or LOW
PE to CP
3.3
5.0
b 6.0
b 3.5
0
0.5
b 1.0
0.0
0
1
ns
ts
Setup Time, HIGH or LOW
CEP or CET to CP
3.3
5.0
3.0
2.0
6.0
4.5
7.5
5.5
7
5
ns
th
Hold Time, HIGH or LOW
CEP or CET to CP
3.3
5.0
b 3.5
b2
0
0
2.0
2.0
0
0.5
ns
tw
Clock Pulse Width
(Load) HIGH or LOW
3.3
5.0
2.0
2.0
3.5
2.5
5.0
5.0
4
3
ns
tw
Clock Pulse Width
(Count) HIGH or LOW
3.3
5.0
2.0
2.0
4.0
3.0
5.0
5.0
4.5
3.5
ns
tw
MR Pulse Width,
LOW
3.3
5.0
3.0
2.5
5.5
4.5
5.0
5.0
7.5
6.0
ns
trec
Recovery Time
MR to CP
b2
b1
b 0.5
1.5
2.0
0
0.5
ns
Symbol
Typ
Units
Guaranteed Minimum
0
ns
ns
0
*Voltage Range 3.3 is 3.3V g 0.3V
Voltage Range 5.0 is 5.0V g 0.5V
AC Electrical Characteristics
Symbol
Parameter
VCC*
(V)
74ACT
54ACT
74ACT
TA e a 25§ C
CL e 50 pF
TA e b55§ C
to a 125§ C
CL e 50 pF
TA e b40§ C
to a 85§ C
CL e 50 pF
Min
Typ
5.0
115
125
Propagation Delay CP to Qn
(PE Input HIGH or LOW)
5.0
1.5
5.5
9.5
1.0
10.5
1.5
10.5
ns
tPHL
Propagation Delay CP to Qn
(PE Input HIGH or LOW)
5.0
1.5
6.0
10.5
1.0
10.5
1.5
11.5
ns
tPLH
Propagation Delay
CP to TC
5.0
2.0
7.0
11.0
1.0
14.0
1.5
12.5
ns
tPHL
Propagation Delay
CP to TC
5.0
1.5
8.0
12.5
1.0
12.5
1.5
13.5
ns
tPLH
Propagation Delay
CET to TC
5.0
1.5
5.5
8.5
1.0
9.5
1.5
10.0
ns
tPHL
Propagation Delay
CET to TC
5.0
1.5
6.5
9.5
1.0
9.5
1.5
10.5
ns
tPHL
Propagation Delay
MR to Qn
5.0
1.5
6.0
10.0
1.0
10.0
1.5
11.0
ns
tPHL
Propagation Delay
MR to TC
5.0
2.5
8.0
13.5
1.0
11.5
2.0
14.5
ns
fmax
Maximum Count
Frequency
tPLH
Max
Min
Max
85
*Voltage Range 5.0 is 5.0V g 0.5V
7
Min
Units
Max
100
MHz
AC Operating Requirements
Symbol
Parameter
VCC*
(V)
74ACT
54ACT
74ACT
TA e a 25§ C
CL e 50 pF
TA e b55§ C
to a 125§ C
CL e 50 pF
TA e b40§ C
to a 85§ C
CL e 50 pF
Typ
Units
Guaranteed Minimum
ts
Setup Time, HIGH or LOW
Pn to CP
5.0
4.0
9.5
13.0
11.5
ns
th
Hold Time, HIGH or LOW
Pn to CP
5.0
b 5.0
0
0
0
ns
ts
Setup Time, HIGH or LOW
PE to CP
5.0
4.0
8.5
11.0
9.5
ns
th
Hold Time, HIGH or LOW
PE to CP
5.0
b 5.5
b 0.5
0
b 0.5
ns
ts
Setup Time, HIGH or LOW
CEP or CET to CP
5.0
2.5
5.5
7.0
6.5
ns
th
Hold Time, HIGH or LOW
CEP or CET to CP
5.0
b 3.0
0
0.5
0
ns
tw
Clock Pulse Width,
(Load) HIGH or LOW
5.0
2.0
3.0
5.0
3.5
ns
tw
Clock Pulse Width,
(Count) HIGH or LOW
5.0
2.0
3.0
5.0
3.5
ns
tw
MR Pulse Width, LOW
5.0
3.0
3.0
6.5
7.5
ns
trec
Recovery Time
MR to CP
5.0
0
0
0.5
0.5
ns
*Voltage Range 5.0 is 5.0V g 0.5V
Capacitance
Typ
Units
Conditions
CIN
Symbol
Input Capacitance
Parameter
4.5
pF
VCC e OPEN
CPD
Power Dissipation Capacitance
45.0
pF
VCC e 5.0V
Ordering Information
The device number is used to form part of a simplified purchasing code where the package type and temperature range are
defined as follows:
74AC
161
P
Temperature Range Family
74AC e Commercial
54AC e Military
74ACT e Commercial TTL-Compatible
54ACT e Military TTL-Compatible
C
QR
Special Variations
X e Devices shipped in 13× reels
QR e Commercial grade device with
burn-in
QB e Military grade device with
environmental and burn-in
processing shipped in tubes
Temperature Range
C e Commercial (b40§ C to a 85§ C)
M e Military (b55§ C to a 125§ C)
Device Type
Package Code
P e Plastic DIP
D e Ceramic DIP
F e Flatpak
L e Leadless Ceramic Chip Carrier (LCC)
S e Small Outline (SOIC)
8
Physical Dimensions inches (millimeters)
20 Terminal Ceramic Leadless Chip Carrier (L)
NS Package Number E20A
16 Lead Ceramic Dual-In-Line Package (D)
NS Package Number J16A
10
Physical Dimensions inches (millimeters) (Continued)
16 Lead Small Outline Integrated Circuit (S)
NS Package Number M16A
16 Lead Plastic Dual-In-Line Package (P)
NS Package Number N16E
11
54AC/74AC161 # 54ACT/74ACT161 Synchronous Presettable Binary Counter
Physical Dimensions inches (millimeters) (Continued)
16 Lead Ceramic Flatpak (F)
NS Package Number W16A
LIFE SUPPORT POLICY
NATIONAL’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT
DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL
SEMICONDUCTOR CORPORATION. As used herein:
1. Life support devices or systems are devices or
systems which, (a) are intended for surgical implant
into the body, or (b) support or sustain life, and whose
failure to perform, when properly used in accordance
with instructions for use provided in the labeling, can
be reasonably expected to result in a significant injury
to the user.
National Semiconductor
Corporation
2900 Semiconductor Drive
P.O. Box 58090
Santa Clara, CA 95052-8090
Tel: 1(800) 272-9959
TWX: (910) 339-9240
National Semiconductor
GmbH
Livry-Gargan-Str. 10
D-82256 F4urstenfeldbruck
Germany
Tel: (81-41) 35-0
Telex: 527649
Fax: (81-41) 35-1
National Semiconductor
Japan Ltd.
Sumitomo Chemical
Engineering Center
Bldg. 7F
1-7-1, Nakase, Mihama-Ku
Chiba-City,
Ciba Prefecture 261
Tel: (043) 299-2300
Fax: (043) 299-2500
2. A critical component is any component of a life
support device or system whose failure to perform can
be reasonably expected to cause the failure of the life
support device or system, or to affect its safety or
effectiveness.
National Semiconductor
Hong Kong Ltd.
13th Floor, Straight Block,
Ocean Centre, 5 Canton Rd.
Tsimshatsui, Kowloon
Hong Kong
Tel: (852) 2737-1600
Fax: (852) 2736-9960
National Semiconductores
Do Brazil Ltda.
Rue Deputado Lacorda Franco
120-3A
Sao Paulo-SP
Brazil 05418-000
Tel: (55-11) 212-5066
Telex: 391-1131931 NSBR BR
Fax: (55-11) 212-1181
National Semiconductor
(Australia) Pty, Ltd.
Building 16
Business Park Drive
Monash Business Park
Nottinghill, Melbourne
Victoria 3168 Australia
Tel: (3) 558-9999
Fax: (3) 558-9998
National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.
11 Data Acq
12/30/06
8:16 PM
Page 366
KPCI-3110
1.25MHz, 12-Bit, High Speed
Multifunction Board
The perfect solution for demanding measurements
The KPCI-3110 is the perfect solution for demanding measurements, offering a
combination of speed, resolution, high channel count, and quality that few other
boards can match. Whether you’re developing a new product or simply trying to
understand and interpret physical phenomena, the KPCI-3110 provides the capability you need at a great price.
Functional Description
The multifunction KPCI-3110 board combines high speed analog inputs and analog
outputs. This data acquisition board provides input speeds of up to 1.25MHz and
output speeds of up to 500kS/s. The KPCI-3110 also features 16 digital I/O lines
and four counter/timers. In addition, this PCI-bus board includes 32-bit DriverLINX
software drivers, TestPoint drivers, and LabVIEW VIs.
High Speed Analog Inputs
The KPCI-3110’s high speed analog inputs enable the user to sample data at speeds
up to 1.25MS/s. Some typical high speed applications include high speed data
acquisition and statistical sampling, testing of electrical components and subassemblies, continuous process monitoring, and industrial control and automation.
The KPCI-3110 data acquisition board is ideally suited to any application requiring
accurate, high speed measurement of analog inputs. The analog inputs are software
configurable for single-ended or differential inputs and bipolar or unipolar input
ranges. An Amp Low connection allows single-ended inputs to be referenced to a
common point other than ground to provide 32 pseudo-differential inputs.
• 12-bit resolution
For added flexibility, a 1024-location channel-gain queue allows you to sample non-sequential channels and channels with different gains.
• Maximum sampling rate of
1.25MS/s
The Calibration utility allows both manual and automatic software calibrations.
• 32 single-ended or 16
differential analog inputs
• 2 analog outputs, waveform
quality, up to 500kS/s
• 16 high speed digital I/O lines,
up to 3MHz
• 4 counter/timers
• Low gain (1, 2, 4, 8)
• Pre-, post-, and about-triggering
D ATA A C Q U I S I T I O N P R O D U C T S
• 1024-location channel-gain
queue
• 32-bit DriverLINX® drivers plus a
suite of bundled software
including ExceLINX™,
VisualSCOPE™, TestPoint™, and
LabVIEW™ drivers
Analog Input Acquisition Modes
The KPCI-3110 can acquire a single value from any channel or a number of samples from multiple
channels. To acquire data from multiple channels, the KPCI-3110 board provides two scan modes: continuously paced and triggered. Both scan modes can be paced using an internal or an external clock.
The Continuously Paced mode allows a board to continuously scan the channel-gain queue and
acquire data until stopped or until a specific number of samples are acquired. The Triggered Scan
mode allows a board to scan the channel-gain queue at high speeds with a programmed interval
between scans, emulating a simultaneous sample-and-hold operation. Use an external trigger or an
internal clock to retrigger a Triggered Scan operation to cycle through the channel-gain queue up to
256 times per trigger. This allows the acquisition of a waveform of data per channel for each trigger
(up to 256kSamples per trigger).
The KPCI-3110 provides several triggering modes, including pre-trigger, post-trigger, and about-trigger modes. The trigger source can be an analog or digital signal. The level of the analog trigger can
be from –10V to +10V.
• Pre-trigger mode allows acquisition to occur until an external trigger occurs.
• Post-trigger is the standard acquisition mode; acquisition begins after an internal or external trigger
event and continues until an end condition occurs or the specified number of samples are collected.
• About-trigger mode allows acquisition to occur both before and after an external trigger.
Use an internal or an external clock to pace the
analog inputs. The internal clock can be set to
acquire data from one or more channels from
1S/s up to 1.25MS/s. To acquire data at slower
rates, use an external source, or cascade two or
more of the counter/timers and connect the
1.888.KEITHLEY
ACCESSORIES AVAILABLE
CAB-307
CAB-307-3
CAB-308
CAB-308-3
STP-3110
50-pin, 1-meter Shielded Cable for Analog Signals
50-pin, 3-meter Shielded Cable for Analog Signals
68-pin, 1-meter Shielded Cable for Digital Signals
68-pin, 3-meter Shielded Cable for Digital Signals
Screw Terminal Panel
(U.S. only)
www.keithley.com
A
G R E A T E R
M E A S U R E
O F
C O N F I D E N C E
8:16 PM
Page 367
1.25MHz, 12-Bit, High Speed
Multifunction Board
KPCI-3110
output to the external clock input. The external A/D sample clock and the digital trigger input signals
are accessible through the connector.
Ordering Information
KPCI-3110
1.25MHz, 12-Bit, High
Speed Multifunction Board
APPLICATIONS
• High speed measurement and
data acquisition
• Monitoring and control of
production testing equipment
• Continuous monitoring of process
variables
• On-line monitoring of quality
specifications
Configuration Guide
Screw Terminal
Panel
Board
KPCI-3110
CAB-307
STP-3110
CAB-308
Analog Outputs
The KPCI-3110 features two 12-bit analog output channels with an output range of +10V. The analog
outputs can be used concurrently with the analog inputs to perform gap-free simultaneous stimulus
and response. The analog outputs can be triggered synchronously with, or independently of, the analog inputs using the analog threshold trigger or the dedicated digital trigger input. An internal or
external source clocks the analog outputs. The analog outputs can be updated simultaneously at a
rate of up to 500kS/s each (system dependent), and are set to 0V at power-up.
The onboard FIFO can contain from two to 4096 waveforms samples with update rates at a guaranteed 500kS/s. Repetitive waveforms can be loaded into the onboard FIFO, and the data in this FIFO
can be continuously cycled through.
Digital I/O
This board features 16 digital I/O lines that can be programmed into two banks of eight lines for input or
output. The status of the digital inputs can be read at high speeds by including the digital input lines as a
channel in the analog channel-gain queue. This dynamic digital input feature time stamps the digital
inputs in relation to the analog inputs. In this mode, all digital input lines are read as one word. The digital outputs can drive external solid-state relay modules with its 12mA sink and 15mA source.
These boards also supply two auxiliary digital outputs. These digital outputs change state when a
specified analog input is read, providing a triggering source or a synchronization source for external
circuitry or other data acquisition boards.
Counter/Timers
These boards provide four 16-bit counter/timers for use in many purposes, including: counting
events, creating a one-shot or frequency output, and measuring frequency input. They can also be
used to set the duty cycle, frequency, and output polarity of the output pulse.
These counter/timers can be cascaded. Cascade two counter/timers internally through software.
Cascade three or four counter/timers externally on a screw terminal accessory.
Connector Pin Assignments
The analog input and output connections are made with a 50-pin connector.
The digital input and output connections are made with a 68-pin connector.
Digital Input and Output Connector
Analog Trigger Return
Shield Ground
Reserved
Reserved
Digital Ground
Digital Ground
Digital Ground
Digital I/O Bank A 4
Digital I/O Bank A 5
Digital I/O Bank A 6
Digital I/O Bank A 7
Digital Ground
Digital I/O Bank B 4
Digital I/O Bank B 5
Digital I/O Bank B 6
Digital I/O Bank B 7
Digital Ground
Digital Ground
External Gate 0
Digital Ground
External Gate 1
Digital Ground
External Gate 2
Digital Ground
External Gate 3
Digital Ground
Digital Ground
Digital Ground
Digital Ground
Digital Ground
Digital Ground
Reserved
Digital Ground
Digital Ground
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
1.888.KEITHLEY
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
Analog Trigger
Shield Ground
Reserved
Reserved
Dynamic Digital Output 0
Dynamic Digital Output 1
Digital Ground
Digital I/O Bank A 0
Digital I/O Bank A 1
Digital I/O Bank A 2
Digital I/O Bank A 3
Digital Ground
Digital I/O Bank B 0
Digital I/O Bank B 1
Digital I/O Bank B 2
Digital I/O Bank B 3
Digital Ground
User Clock Input 0
User Counter Output 0
User Clock Input 1
User Counter Output 1
User Clock Input 2
User Counter Output 2
User Clock Input 3
User Counter Output 3
External D/A Clock Input
External D/A TTL Trigger
External A/D Sample Clock Input
External A/D TTL Trigger
A/D Trigger Output
A/D Sample Clock Output
Reserved
+5V Output
+5V Output
Analog Input and Output Connector
Analog Input 8/0 Return
Analog Input 9/1 Return
Analog Input 10/2 Return
Analog Input 11/3 Return
Analog Input 12/4 Return
Analog Input 13/5 Return
Analog Input 14/6 Return
Analog Input 15/7 Return
Analog Input 24/8 Return
Analog Input 25/9 Return
Analog Input 26/10 Return
Analog Input 27/11 Return
Analog Input 28/12 Return
Analog Input 29/13 Return
Analog Input 30/14 Return
Analog Input 31/15 Return
Analog Ground
Shield Ground
Power Ground
Reserved
Analog Output 0 Return
Analog Output 1 Return
Reserved
Reserved
Analog Ground
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
Analog Input 0
Analog Input 1
Analog Input 2
Analog Input 3
Analog Input 4
Analog Input 5
Analog Input 6
Analog Input 7
Analog Input 16/8
Analog Input 17/9
Analog Input 18/10
Analog Input 19/11
Analog Input 20/12
Analog Input 21/13
Analog Input 22/14
Analog Input 23/15
Amp Low
Shield Ground
+15V output
–15V output
Analog Output 0+
Analog Output 1+
Reserved
Reserved
+5V Ref_Out
(U.S. only)
www.keithley.com
High speed, resolution, channel count, and quality
12/30/06
A
G R E A T E R
M E A S U R E
O F
C O N F I D E N C E
D ATA A C Q U I S I T I O N P R O D U C T S
11 Data Acq
11 Data Acq
12/30/06
8:16 PM
Page 368
1.25MHz, 12-Bit, High Speed
Multifunction Board
KPCI-3110
Analog Inputs
Analog Outputs
GENERAL
NUMBER OF ANALOG OUTPUT CHANNELS: 2 (voltage output).
RESOLUTION: 12 bits.
OUTPUT RANGE: ±10V (bipolar).
ERROR: Zero: Adjustable to 0. Gain: Adjustable to 0.
THROUGHPUT:
Full Scale: 200kHz maximum per channel.
100mV Step, continuously paced: 500kHz maximum per channel (system dependent).
100mV step, waveform mode: 500kHz maximum per channel (guaranteed).
FIFO BUFFER SIZE: 4096 locations.
CURRENT OUTPUT: ±5mA maximum load.
OUTPUT IMPEDANCE: 0.1Ω maximum.
CAPACITIVE DRIVE CAPABILITY: 0.004µF (no oscillators).
NONLINEARITY (integral): ±1.0 LSB.
DIFFERENTIAL LINEARITY: ±0.75 LSB (monotonic).
PROTECTION: Short circuit to Analog Common.
POWER-ON VOLTAGE: ±10mV.
SETTLING TIME TO 0.01% OF FSR: 5µs, 20V step; 2.0µs, 100mV step.
SLEW RATE: 10V/µs.
EXTERNAL D/A SAMPLE CLOCK: Minimum Pulse Width: 200ns (high); 150ns (low).
Maximum Frequency: 500kHz.
EXTERNAL D/A DIGITAL TRIGGER: High-Level Input Voltage: 2.0V minimum.
Low-Level Input Voltage: 0.8V maximum.
Minimum Pulse Width: 100ns (high); 100ns (low).
RESOLUTION: 12 bits.
DATA THROUGHPUT (GAIN = 1): Single Channel: 1.25 MSamples/s, 0.03% accuracy.
Multiple Channel (Scan): 1.0 MSamples/s, 0.05% accuracy; 750 kSamples/s, 0.03% accuracy.
CHANNEL-GAIN LIST: 1024 locations.
INPUT FIFO SIZE: 1024 locations.
KPCI-3110 specifications
INPUTS
NUMBER OF ANALOG INPUT CHANNELS: Single-Ended/Pseudo-Differential: 32. Differential: 16.
INPUT GAINS: 1, 2, 4, 8.
INPUT RANGE: Bipolar: ±10, ±5, ±2.5, ±1.25V. Unipolar: 0–10, 0–5, 0–2.5, 0–1.25V.
DRIFT: Zero: ±30µV + ( +15µV * Gain)/°C. Gain: ±30 ppm/°C.
INPUT IMPEDANCE: 100MΩ, 10pF, Off. 100MΩ, 100pF, On.
INPUT BIAS CURRENT: ±20nA.
COMMON MODE VOLTAGE: ±11V maximum (operational).
MAXIMUM INPUT VOLTAGE: ±20V maximum (protection).
CHANNEL ACQUISITION TIME: 1µs to 0.05%.
A/D CONVERSION TIME: 0.8µs.
ACCURACY
NONLINEARITY (integral): ±1.0 LSB.
DIFFERENTIAL NONLINEARITY: ±0.75 LSB (no missing codes).
SYSTEM NOISE: 0.2 LSB rms, typical.
CHANNEL-TO-CHANNEL OFFSET: ±40.0µV.
SYSTEM ACCURACY (FULL SCALE):
Gain = 1: 0.01%.
Gain = 2: 0.02%.
Gain = 4: 0.02%.
Gain = 8: 0.03%.
Digital I/O
NUMBER OF LINES: 16 (bidirectional).
NUMBER OF PORTS: 2 (8 bits each).
INPUTS: High-Level Input Voltage: 2.0V minimum. Low-Level Input Voltage: 0.8V maximum.
High-level Input Current: 20µA.
Low-Level Input Current: –0.2mA.
MAXIMUM INTERNAL PACER CLOCK RATE: 1.25MHz.
MAXIMUM EXTERNAL PACER CLOCK RATE: 3MHz.
OUTPUTS:
Output Driver High Voltage: 2.0V minimum (IOH = –15mA). 2.4V minimum (IOH = –3mA).
Output Driver Low Voltage: 0.5V maximum (IOL = 24mA). 0.4V maximum (IOL = 12mA).
D ATA A C Q U I S I T I O N P R O D U C T S
CLOCKING AND TRIGGER INPUTS
MAXIMUM A/D PACER CLOCK: 1.25MHz.
MINIMUM A/D PACER CLOCK: 1.19Hz.
EXTERNAL A/D SAMPLE CLOCK:
Minimum Pulse Width: 100ns (high); 150ns (low).
Maximum Frequency: 1.25MHz.
EXTERNAL A/D DIGITAL (TTL) TRIGGER:
High-Level Input Voltage: 2.0V minimum.
Low-Level Input Voltage: 0.8V maximum.
Minimum Pulse Width: 100ns (high); 100ns (low).
EXTERNAL ANALOG TRIGGER
Input Type: Threshold sensitive.
Threshold Voltage: Programmable.
Threshold Range: –10V to +10V.
Threshold Resolution: 8 bits/78mV per LSB.
Hysteresis: 50mV typical.
Input Impedance: 12kΩ/20pF typical.
Maximum Input Voltage: ±20V (power on or off).
Minimum Pulse Width: 100ns (high); 100ns (low).
A/D SAMPLE CLOCK OUTPUT SIGNAL AND A/D TRIGGER OUTPUT SIGNAL:
Output Driver High Voltage:
2.0V minimum (IOH = –15mA);
2.4V minimum (IOH = –3mA).
Output Driver Low Voltage:
0.5V maximum (IOL = 24mA);
0.4V maximum (IOL = 12mA).
1.888.KEITHLEY
Counter/Timer
NUMBER OF COUNTER/TIMER CHANNELS: 4.
CLOCK INPUTS: High-Level Input Voltage: 2.0V minimum.
Low-Level Input Voltage: 0.8V maximum.
Minimum Pulse Width: 100ns (high); 100ns (low).
Maximum Frequency: 5.0MHz.
GATE INPUTS: High-Level Input Voltage: 2.0V minimum.
Low-Level Input Voltage: 0.8V maximum.
Minimum Pulse Width: 100ns (high); 100ns (low).
COUNTER OUTPUTS:
Output Driver High Voltage: 2.0V minimum (IOH = –15mA). 2.4V minimum (IOH = –3mA).
Output Driver Low Voltage: 0.5V maximum (IOL = 24mA). 0.4V maximum (IOL = 12mA).
Physical and Environmental Specifications
PHYSICAL: Dimensions: 8.5 inches (length) by 4.2 inches (width). Analog I/O Connector: 50 pin
Amp. Digital I/O Connector: 68 pin Amp.
CERTIFICATION AND COMPLIANCE: FCC Class A verified; will not compromise FCC compliance of
host computer CE.
COMPLIANCE: Conforms to European Union directive 89/336/EEC (EMC directive), EN55022, and
EN50082-1. (Product is CE marked.)
ENVIRONMENTAL: Operating Temperature Range: 0°C to 70°C. Storage Temperature Range:
–25°C to 85°C. Relative Humidity: To 95%, noncondensing.
(U.S. only)
www.keithley.com
A
G R E A T E R
M E A S U R E
O F
C O N F I D E N C E
Descargar