Metodologías Innovadoras en la Microelectrónica Digital de Analizadores Multicanal. Aportes a la Detección y Recuperación ante Fallas.
Anuncio
METODOLOGÍAS INNOVADORAS EN LA MICROELECTRÓNICA DE ANALIZADORES MULTICANAL. APORTES A LA DETECCIÓN Y RECUPERACIÓN ANTE FALLAS Ing. Gabriela Peretti Facultad Regional Villa María Director: Carlos Marqués Facultad de Matemática, Astronomía y Física Universidad Nacional de Córdoba Codirector: Pedro W. Lamberti Facultad de Matemática, Astronomía y Física Universidad Nacional de Córdoba Resumen En esta tesis se presentan los resultados de una investigación exhaustiva sobre las capacidades de la metodología denominada Test Basado en Oscilaciones (OBT) para verificar circuitos digitales y de señal mixta. En particular, se aborda el problema de la aplicación de OBT a sistemas de filtrado digitales y de capacidades conmutadas, hasta ahora inexplorado por la comunidad científica. El enfoque OBT propuesto para el test de los filtros digitales difiere substancialmente del anterior para circuitos digitales. En primer lugar, la estrategia presentada se orienta a detectar fallas de enclavamiento, y no de retardo. En segundo lugar, se cambia la construcción del oscilador en torno del circuito bajo test, proponiendo uno que utiliza una no-linealidad abrupta en el lazo de realimentación. De esta manera, se abandona el paradigma previo de oscilación en anillo. Para los casos de estudio, los parámetros y modos de oscilación se obtienen de manera sencilla y con buena precisión, adoptando el enfoque de la función de descripción. La estrategia presentada puede ser planificada en etapas tempranas de diseño, una innovación presentada en esta tesis. Para ello, se adopta un modelo de fallas en el nivel transferencia de registros (RTL) y un procedimiento de simulación de fallas para establecer la viabilidad de la estrategia con costos computacionales bajos y análisis más sencillos que en el nivel lógico. Particularizando sobre los filtros de respuesta finita al impulso (FIR), en una primera propuesta se propone convertir al circuito bajo test completo en un oscilador, sin particiones adicionales. A partir de los resultados experimentales se obtienen las primeras métricas de la estrategia, tales como cobertura de fallas RTL y adicionalmente algunos criterios para la optimización de los parámetros del test. En razón de los muy buenos resultados obtenidos las investigaciones se extienden al caso de conformadores digitales de pulsos nucleares, para brindar una solución al test de esta clase de sistemas, tema totalmente inexplorado hasta la fecha. La eficiencia de los esquemas propuestos se evalúa mediante simulación de fallas en el nivel RTL, avanzando posteriormente en una campaña de inyección de fallas de enclavamiento simple, con muy buenos resultados en todos los casos. El test por OBT de filtros de respuesta infinita al impulso (IIR) tampoco había sido abordado la literatura. Para la implementación del oscilador se recurre al esquema no lineal antes mencionado y se propone observar las salidas intermedias para mejorar la efectividad de la estrategia de test. Se encuentran en este esquema características que sugieren que OBT es una muy buena opción para verificar esta clase de sistemas: la eliminación del uso de vectores de test, la posibilidad de verificar al sistema en su velocidad de funcionamiento, así como también una muy buena cobertura de fallas, una sobre-asignación de área despreciable, con tiempos de test razonables. Finalmente, el último aporte de esta tesis se relaciona con el test mediante OBT de filtros de capacidades conmutadas (SC) en escalera de alto orden, basado en un trabajo exploratorio previo. Para la construcción de los osciladores se implementa un lazo de realimentación no-lineal, y como aporte novedoso se realiza la conexión de la realimentación desde las salidas intermedias de los filtros, para lograr modos adicionales de oscilación que mejoren las coberturas de fallas obtenidas desde el oscilador construido alrededor de la salida principal. Con el objeto de contar con un modelo que facilite procedimientos de diseño y adicionalmente soporte procesos de simulación de fallas de desviación, se implementa en Simulink un modelo que conserva la misma distribución de capacitores que la estructura construida con llaves y amplificadores operacionales.Las condiciones de oscilación fueron establecidas utilizando el diagrama del lugar de raíces y también los diagramas de Bode de las salidas intermedias, con el enfoque de la función de descripción para el tratamiento matemático de la no-linealidad. Para establecer la capacidad de la estrategia para detectar fallas catastróficas, ésta se simuló en las llaves y capacitores del filtro Butterworth de 5to orden, obteniéndose una cobertura de fallas muy buena. En cuanto a las fallas de desviación en los capacitores del circuito, se establecieron las mínimas que se pueden detectar, en una configuración dada y para un nivel de detección del 5% en amplitud y en frecuencia. Posteriormente, se deben relacionar con su impacto en el desempeño del filtro para finalmente establecer la conveniencia o no de la estrategia. Publicaciones “OSCILLATION TEST STRATEGY: A CASE STUDY” Aceptada para su publicación en Journal of Electronic Testing: Theory and Applications. Kluwer Academic Publisher. PRESENTACIONES A CONGRESOS “Simulación de Fallas en Entornos VHDL”. G. Peretti, E. Romero y Carlos Marqués. Aceptado para su presentación en el VI Congreso Interamericano de Computación Aplicada a la Industria de Procesos. Puebla, Méjico. “Modelado Comportamental de Amplificadores Operacionales para Simulación de Fallas”. E. Romero, G. Peretti y Carlos Marqués. Aceptado para su presentación en el VI Congreso Interamericano de Computación Aplicada a la Industria de Procesos. Puebla, Méjico. “Evaluation of Test Strategies in VHDL Descriptions: a Case Study” G. Peretti, E. Romero y Carlos Marqués. IX Workshop Iberchip. La Habana, Cuba. 26 al 28 de marzo de 2003. ISBN: 959-261-105-X “Fault Injection at Behavioral Level for Operational Amplifiers” E. Romero, G. Peretti, C. Marqués. IV IEEE Workshop.LATW’03. Natal, Brasil. 16 al 19 de febrero de 2003. “Oscillation Test Strategy: A Case Study” E. Romero, G. Peretti, C. Marqués. III IEEE Workshop.LATW’02. Montevideo, Uruguay. Febrero 2002. Latin American Test Latin American Test “Amplificador operacional chopper en tecnología CNM25” . E. Romero, G. Peretti, C. Marqués. VIII Workshop Iberchip.IWS’2002. Guadalajara, México. Abril 2002. ISBN: 970-93260-0-7 “A Functional Approach to Test Cascaded BCD Counters” G. Peretti, E. Romero, F. Salvático y Carlos Marqués. IEEE PROCEEDINGS DELTA 2002.Febrero 2002. ISBN: 0-7695-1453-7 “Amplificador Operacional Cascodo Plegado en Tecnología CNM25.” E. Romero, C. Marqués y G. Peretti. VII Workshop Iberchip, IWS 2001, Montevideo, Uruguay, 21 al 23 de marzo de 2001. “Diseño y Simulación de un Amplificador Operacional Completamente Diferencial en Tecnología CNM25” E. Romero, C. Marqués y G. Peretti. VII Workshop Iberchip, IWS 2001, Montevideo, Uruguay, 21 al 23 de marzo de 2001. “Diseño y Simulación de un Amplificador Operacional de Miller Orientado a Bajo Ruido y Bajo Offset.” E. Romero, C. Marqués y G. Peretti. VII Workshop Iberchip, IWS 2001, Montevideo, Uruguay, 21 al 23 de marzo de 2001. “Diseño de un Asic para Estaciones Remotas de Monitoreo de Radiación Ambiental” G. Peretti, C. Marqués, E. Romero, F. Salvático y M. Cejas. VII Workshop Iberchip, IWS 2001, Montevideo, Uruguay, 21 al 23 de marzo de 2001. “Diseño de un Contador Geiger con Capacidad de Autoverificación Integrada.” G. Peretti,C. Marqués, E. Romero y M. Cejas. VII Workshop Iberchip, IWS 2001, Montevideo, Uruguay, 21 al 23 de marzo de 2001. “Diseño de Estaciones Remotas para Monitoreo Computarizado de Radiación Ambiental.” G. Peretti, C. Marqués, E. Romero y M. Cejas. 5º Congreso Interamericano de Computación Aplicada a la Industria de Procesos (CAIP' 2001) - 22 al 25 de octubre de 2001 – Brasil. ISBN: 956-291-077-6 “Autoverificación Integrada para Sistemas de Temporización: Un Enfoque Funcional” G. Peretti, C. Marqués, E. Romero y M. Cejas. 5º Congreso Interamericano de Computación Aplicada a la Industria de Procesos (CAIP' 2001) - 22 al 25 de octubre de 2001 – Brasil. ISBN: 956-291-077-6 “Unidad Aritmético-Lógica de Cuatro Bits Autoverificable”. G. Peretti, C. Marqués, E. Romero y M. Cejas. VI Workshop Iberchip. San Pablo, Brasil. Marzo de 2000.
