Test del trabajo 2

Universidad Politécnica de Madrid
Electrónica de Comunicaciones
E.T.S.I. Telecomunicación
Test del trabajo 2
Departamento de Señales, Sistemas y Radiocomunicaciones
Sintetizador de frecuencias
Apellidos:
Nombre:
Calificación
DNI:
Sec. 1
Sec. 2
Total
0/5
0/5
0/10
Objetivo:
Ejercicio Tipo 13754
Se desea diseñar un sintetizador de señales sinusoidales cuya frecuencia pueda seleccionarse entre una
frecuencia mínima 9939,200 MHz y una frecuencia máxima 10489,600 MHz. Los valores intermedios de frecuencia están separados
3,200 MHz. El diseño está basado en una red PLL y utiliza el circuito integrado LMX2320 de Nacional Semiconductor que incluye los
divisores de frecuencia programables, el detector de fase y los circuitos de control asociados, y se alimenta con una tensión de
polarización de Vcc= 3 V. Se dispone de un oscilador patrón de frecuencia 10 MHz
Diseño
Apartado 1: Síntesis con prescaler. Frecuencia de referencia
Defina el esquema de bloques del sintetizador de frecuencia basado en la red PLL LMX2320 utilizando un esquema de doble módulo,
incluyendo el prescaler previo de alta frecuencia UXC20P de Centellax con el fin de alcanzar una frecuencia manejable por la red.
a. Determine el factor de división previo (Nfijo) que permite sintetizar las frecuencias deseadas.
Determine la frecuencia máxima de entrada en el circuito integrado.
Nfijo [2,4,8]
Max(fLMX2320)
b.
fr
Determine la frecuencia en el detector de fase
c. Determine el factor de división del divisor de referencia
R
Apartado 2: Síntesis con prescaler. Divisores
a. Elija el factor del divisor de doble módulo (P) entre los posibles valores dados por las especificaciones del circuito integrado
1 de 2
10/11/2010 16:56
P [64,128]
b. Determine los factores de división de los divisores programables A y B (N=P×B+A) para las tres frecuencias de diseño (mínima,
media y máxima)
fo 9939,20 MHz 10211,20 MHz 10489,60 MHz
N
A [0,1...127]
B [3,4...2047]
2 de 2
10/11/2010 16:56