Trabajo Práctico Integrador Optativo

Introducción a los Sistemas Lógicos y Digitales
Trabajo Práctico Integrador Optativo - Curso 2016
Descripción General y Objetivos
Este Trabajo Práctico Optativo tiene por finalidad reforzar e integrar los conceptos estudiados
en la asignatura durante la cursada a través del diseño de un sistema digital utilizando el lenguaje VHDL y su posterior implementación en una placa de desarrollo de FPGA.
El sistema digital a implementar consiste en una mini calculadora que permita el ingreso de
dos operandos, y la implementación de las siguientes operaciones con los mismos: suma, resta y
cambio de signo. En la sección Requerimientos del Sistema a Implementar se describen
con mayores detalles las funcionalidades solicitadas.
La implementación del sistema debe realizarse sobre la placa de desarrollo DE0 del programa
Universitario de Altera.
El trabajo puede realizarse individualmente o en grupo de dos alumnos como máximo. La evaluación del trabajo contemplará la cantidad de autores del mismo.
Requerimientos del Sistema a Implementar
El sistema a implementar es una mini calculadora que debe cumplir con los siguientes requerimientos:
Debe implementarse en la placa de desarrollo DE0 del Programa Universitario de Altera.
Debe permitir el ingreso de dos operandos a través de las interfaces de entrada disponibles
en la placa. La selección del modo de entrada queda a criterio del diseñador.
El rango de valores de los operandos (en sistema decimal) es de -9 a 9.
Debe permitir visualizar los operandos cargados en los displays de 7 segmentos.
Debe poder realizar las operaciones de suma y resta de ambos operandos.
Debe poder realizar el cambio de signo de ambos operandos.
Los resultados deben presentarse en los displays de 7 segmentos disponibles.
La lista anterior contiene los requerimientos (o especificaciones) mı́nimos. Puede agregar más en
caso que le resulte de utilidad para mejorar las funcionalidades de la mini calculadora.
Sugerencias
El siguiente listado de sugerencias tiene como objetivo ayudar en la correcta ejecución del proyecto. No es necesario seguirlas puntillosamente pero se recomienda tenerlas como referencia.
Reúna los requerimientos del sistema a implementar.
Piense una arquiectura que permita dar cumplimiento a los requerimiesntos del sistema.
Defina claramente cuáles van a ser las entradas y salidas del sitema, qué bloques constitutivos son necesarios para implementarlo y cuáles son las funcionalidades e interfaces de
estos bloques. Para esta tarea es útil definir qué interfaces de la placa de desarrollo se van
a utilizar y qué componentes auxiliares son necesarios para su correcto uso (por ejemplo si
se desean utilizar los diplays de 7 segmentos, será necesario utilizar un decodificador BCD
a 7 segmentos).
Codifique en VHDL cada uno de los bloques constitutivos y simúlelos para comprobar que
cumplen con las funcioanlidades requeridas.
Integre los bloques previamente diseñados y verificados funcionalmente en un diseño de
mayor jerarquı́a que se acerque a las funcionalidades requeridas para el sistema a implementar.
Genere un proyecto en Quartus II que permita probar partes del diseño final. Configure
la FPGA y la asignación de pines de acuerdo a la placa de desarrollo a emplear
(tenga cuidado de realizar este paso correctamente ya que puede causar daños permanentes
a la placa de desarrollo).
Compile el proyecto, corrija los errores de compilación que ocurran en caso de ser necesario.
Analice los reportes de compilación y concilie los resultados con sus presunciones de acuerdo a la arquitectura planteada. Puede serle de ayuda observar los diferentes visualizadores
de listas de nodos (netlist viewers).
Realice las pruebas que sean convenientes hasta asegurarse que el diseño se comporta como
espera.
Termine de agregarle las funcionalidades necesarias para que el diseño cumpla con los
requerimientos impuestos.
Verifique que el diseño final cumple todos los requerimientos (o especificaciones).
Material a Entregar
Para que el Trabajo sea evaluado debe entregar ANTES del 03/08/2016 lo siguiente:
Un breve informe donde se describa claramente la arquitectura propuesta.
Los archivos de diseño y los resultados de simulación obtenidos para comprobar el correcto
funcionamiento del sistema implementado.
Los archivos del proyecto en Quartus II.
Un análisis crı́tico de los recursos utilizados.
Un breve manual que le permita a un eventual usuario utilizar sin inconvenientes el sistema
desarrollado.
Además deberá acordar con la cátedra un horario de demostración el dı́a jueves 4/08/2016.
El material solicitado deberá enviarse en un archivo comprimido .zip a las casillas de correo
electrónico islyd2016@gmail.com con asunto ”[ISLyD 2016 - TPIO]” (incluir los corchetes pero
no las comillas).
Se podrá hacer uso de las placas de desarrollo la semana anterior a las vacaciones de invierno
y los dı́as lunes y martes posteriores a las mismas en el horario de atención del Laboratorio
de Microcómputo Barcala. La entrega de las placas deberá coordinarse con al menos 24 hs de
antelación con el Ing. Juan G. Dı́az por correo electrónico (juang.lp@gmail.com).
2