FUNDAMENTOS DE LA MAQUINA SECUENCIAL Concepto de

UNIVERSIDAD DE ESPECIALIDADES ESPÍRITU SANTO
FACULTAD DE SISTEMAS TELECOMUNICACIONES ELECTRONICA
FORMATO DE PROGRAMAS ANALÍTICOS
FOR DAC 12 VER 12 03 09
MATERIA: SISTEMAS DIGITALES II
PROFESOR: ING. MARCOS TOBAR
MORAN
HORAS PRESENCIALES: 40 H
AÑO: 2010
DÍAS: LUNES A JUEVES
AULA: B
CODIGO: CREDITOS: 3
HORAS NO PRESENCIALES: 80 H
PERÍODO: INTENSIVO I
HORARIO: 18:00 – 19:15
Fecha elaboración syllabus:
11/01/2010
1.- DESCRIPCIÓN
El profesional de Ingeniería en Sistemas telecomunicaciones y electrónica
debido al avance de la tecnología debe tener conocimientos de Hardware como
son los circuitos integrados de pequeña, mediana, gran escala y elementos de
memoria que se utilizan para construir sistemas digitales con lógica secuencial.
Para ello debe tener una comprensión profunda de la forma en la que trabajan
los sistemas digitales y ser capaz de aplicar sus conocimientos al análisis y
detección de fallas de cualquier sistema digital en lo que respecta a circuitos
lógicos secuenciales y sistemas que manejan un mayor numero de variables de
control.
El principal objetivo de la asignatura es el análisis, diseño e implementación de
cualquier sistema digital, especialmente de sistemas de múltiple entradamúltiple salida. El estudiante aprenderá a interconectar módulos de
construcción (circuitos integrados de pequeña, mediana y gran escala) que
funcionaran bajo la supervisión de un controlador secuencial que coordinara las
diferentes acciones preestablecidas por un algoritmo de control con la finalidad
de lograr un determinado trabajo.
2.- JUSTIFICACIONES
Incluir temas de utilidad como análisis de circuitos secuenciales desde sus
elementos mas simples hasta la implementación de circuitos de una mayor
complejidad justifican el dictado de la misma con la finalidad de ampliar la
madurez en el análisis y diseño de estas maquinas que harán que el estudiante
este al tanto de las nuevas tecnologías en el diseño digital así como la
utilización de software para garantizar su correcto funcionamiento
3- OBJETIVOS
3.1. OBJETIVO GENERALES
Proporcionar una visión global de los circuitos integrados digitales de lógica
secuencial de pequeña y mediana escala, como son los elementos básicos de
memoria la celda binaria flip flop así como elementos que cumplen una función
especifica como los registros de desplazamiento universal, contadores y
memorias con una visión somera del estado de desarrollo actual de esta
tecnología para la implementación de circuitos secuenciales en forma optima
3.2. OBJETIVOS ESPECIFICOS
 Conocer las características especiales (eléctricas y físicas) de los
principales integrados de pequeña y mediana escala
 Analizar circuitos digitales elementales donde se usan la sincronización
utilizando osciladores y circuitos de reloj.
 Poder diseñar circuitos secuenciales sencillos
 Conocer los elementos necesarios para polarizar en forma adecuada los
elementos mencionados para lograr un funcionamiento óptimo en los
circuitos.
 Poder resolver con el mismo grado de dificultad de los problemas
resueltos en clase y de los enviados como deber.
4. COMPETENCIAS
- Desarrollar una comprensión clara de los diferentes elementos básicos
secuenciales para la implementación y el diseño de diferentes tipos de flip flop
y utilizarlos en la implementación de conversión de flip flop cuando no se
encuentren en el mercado.
- Desarrollar análisis y diseño de cualquier circuito secuencial utilizando los
diagramas de estado y a la vez reglas que ayuden a optimizar el diseño final
del circuito
- Desarrollar la implementación de circuitos digitales secuenciales mas
complejos utilizando las técnicas de lenguaje RTL y los diagramas ASM que
son la base para el diseño de cualquier sistema digital secuencial en forma
optima
5. CONTENIDOS PROGRAMÁTICOS
CAPÍTULO 1
FUNDAMENTOS DE LA MAQUINA SECUENCIAL
1.1. Concepto de memoria
1.2. La celda binaria
1.3. Los Flip Flop
1.4. Los circuitos de reloj
1.5. Los tipos de Flip Flop:
1.5.1.
1.5.2.
1.5.3.
1.5.4.
El Flip Flop SET/RESET
El Flip Flop D
El Flip Flop T
El Flip Flop J-K
1.6. Conversión de Flip Flop
CAPÍTULO 2
ANÁLISIS Y DISEÑO SECUENCIAL
2.1. El diagrama de estado
2.2. Análisis de circuitos secuénciales sincrónicos
2.3. Maquinas secuenciales de estado finito
2.4. Procedimiento tradicional para el diseño secuencial sincrónico
2.5. Reglas de reducción de estado
2.6. Minimización del decodificador de estado siguiente
2.7. Contadores:
2.8. Diseño de contadores en modo simple
2.9. Contadores multimodo.
2.10.
Contadores de rizo.
2.11.
Contadores de anillo
2.12.
Registros de desplazamiento
CAPÍTULO 3
DISEÑO DE SISTEMAS DE MÚLTIPLE ENTRADA MÚLTIPLE SALIDA
3.1.
3.2.
3.3.
3.4.
3.5.
3.6.
3.7.
El procesador de datos Lenguaje RTL
Controlador del sistema Diagrama ASM
Implementación del controlador. Método Clásico
Implementación del controlador método de un Flip Flop por estado
Utilización de decodificadores y multiplexores en la implementación de
controladores
Implementación del controlador utilizando contadores.
Implementación del controlador utilizando registros de desplazamiento
3.8.
Problemas de aplicación
6. METODOLOGÍA
 El dictado estará regido por el programa de estudio de la materia
siguiendo el cronograma establecido, por lo cual el dictado de la materia
se dará por terminado sólo si el material ha sido cubierto en su totalidad.
 La nota de evaluación en la materia deberá distribuirse de la siguiente
manera: 50% el examen y el 50% restante correspondiente a lecciones,
deberes, trabajos en clases.
 Es obligación del profesor entregar por escrito al estudiante las políticas
de la materia, el cual contiene su ponderación y distribución del puntaje,
fecha de exámenes y reglamentos concernientes al Sistema de
Evaluaciones, Asistencia a Clases y Disciplina.
 Dentro de las sesiones se contemplan clases de repaso para atender los
problemas suscitados con las tareas enviadas.
7. EVALUACIÓN
7.1 Criterios de Evaluación
La nota de evaluación en la materia se distribuye de la siguiente manera:
50% el examen y el 50% restante corresponde a lecciones, talleres, deberes,
trabajos en clases.
7.2 Indicadores de Desempeño
La participación de los estudiantes en el normal desenvolvimiento de las clases
tanto en preguntas y respuestas por parte del catedrático denota un desarrollo
consistente en el aprendizaje, por lo que el curso será participativo y activo.
La lecciones y talleres serán evaluadas con fecha de anticipación.
Los deberes se presentarán en fecha asignada.
7.3 Ponderación
La calificación del Primer Parcial es de la siguiente manera:
Trabajos
10/10
Deberes
30/30
Lecciones
60/60
Nota de Actividades
100/100
Examen
100/100
Promedio
100/100
Examen
100/100
Promedio
100/100
Las calificación del Final es de la siguiente manera:
Trabajos
10/10
Deberes
30/30
Lecciones
60/60
Nota de Actividades
100/100
8. BIBLIOGRAFÍA
8.1. BÁSICA
 Texto: Análisis y diseño de circuitos lógicos digitales de Víctor Troy
Prentice Hall
 Apuntes personales ( folleto)
 Engineering Approach to digital design por William Fletcher Prentice
Hall
8.2. COMPLEMENTARIA
 Sistemas digitales principios y aplicaciones por Ronald Tocci 6 edición
Prentice Hall
 Principios de diseño lógico digital Norman baladanian y Bradley Carlson
CECSA
 Sistemas digitales de Morris Mano
9. DATOS DEL CATEDRÁTICO
NOMBRE:
TITULO DE PREGRADO:
TITULOS DE POSTGRADO:
E-Mail:
Marcos Tobar Moran
Ingeniero Eléctrico especialización
Electrónica
maestrante del MSIG ESPOL – VI
promoción, especialización e-commerce
ingtobar@hotmail.com
_____________________________
Ing. Antonio Cevallos
Decano
______________________________
Ing. Marcos Tobar Moran
Profesor