Semana 10

Actividades de aprendizaje de Seminario de Resolución de
Problemas de Arquitectura de Computadoras
Actividad 10: “Memoria SRAM”
Implementación de un Memoria SRAM “Single-port Random Access Memory
Only Memory” de 16 x32,es decir 16 elementos y un ancho de palabra de 32
bits en HDL (verilog, VHDL) (1 semanas)
1. Objetivo:
El alumno conocerá la estructura de una memoria de acceso aleatorio, con
escritura y lectura.
SRAM (Single-port Random Access Memory):
Una memoria de acceso aleatorio de un puerto, utiliza el mismo puerto de
entrada de dirección para escribir o leer.
Procedimiento:
i.
Diseñar una memoria tipo SRAM capaz de guardar 16 registros de 32
bits cada uno.
a. Debe tener una señal de entrada de reloj (será una SRAM síncrona), así
como un bus para las direcciones de lectura (4 bits). Y un bus entrada/salida
de 32 bits.
Nombre del diseño: Memoria SRAM.
*Nota: Agregar en el reporte los valores predeterminados almacenados
en la memoria que contenga el proyecto entregado, y captura de pantalla
de la simulación.
Evaluación
La calificación de cada práctica se divide en dos partes.
50% es correspondiente a la entrega funcional de la practica en hora clase y envío
del proyecto, (toda la carpeta) en un solo archivo zip llamado, actividad_xx.zip a la
plataforma proymoodle.
Los Archivo(s) “.v” ó “.vhd” deben tener este formato al principio del archivo, (Fig.1)
Fig. 1 Ejemplo de la cabecera de archivos .v/.vhd.
La práctica se entregara con un reporte que debe contener al menos lo siguiente:
Introducción
Objetivos
Desarrollo
Conclusiones
Se tomaran en consideración para la evaluación de la práctica además del contenido
técnico de la misma, la escritura y formato de ésta.